SU1415451A1 - Двухканальное устройство приема сигналов данных - Google Patents

Abstract

Изобретение относитс  к электросв зи и обеспечивает увеличение объема принимаемой информации. Устройство содержит блоки 1, 7 выделени  такта, входной согласующий блок 2, -адаптивный корректор 3, блок 4 компенсации искажений, решающие блоки 5, 14, декодер 6, управл емый генератор 8, формирователь 9 сигнала ошибки, блок 10 управлени  корректорам, формирователь 11 сигналов управлени , вычислительный блок 12, формирователь 13 сигналов и детектор 15. При передаче сигнала по основному каналу методом квадратурной амплитудной модул ции сигналы в подканалах принимают значение i1, 13. ,Цл  организации дополнительного канала со скоростью переда11И информации V ввод тс  дополнительные значени  сигнала f5, разрешенные дл  передачи лишь при наличии в квадратурном подканале сигнала с уровнем ±3. При этом за врем , равное длительности Т элемента сигнала, в дополнительном низкоскоростном канале может быть передано m элементов сигнала основного канала (V Vm). Количество Позиций сигнала на выходе передатчика определ етс  количеством бит суммарной информации на передаваемый элемент сигнала. Преобразование информации основываетс  на статистических св-вах передаваемой квазислучайной информационной последовательности по основному каналу. 1 ил. (Л

Description

Изобретение o l носитс  к т ехнике электросв зи и может использоватьс  дл  приема сигналов, сформированных методами квадратурной амплитудной модул ции.

Цель изобретени  - увеличение объема п)инимаемой информации.

На чертеже представлена структурна  злектрическа  схема предлагаемо- го устройства.

Двухканальное устройство приема сигналов данных содержит первый блок 1 вьщелени  такта, входной согласующий блок 2, адаптивный корректор 3, блок 4 компенсации искажений, первый решающий блок 5, декодер 6, второй блок 7 выделени  такта, управл емый генератор 8, формирователь 9 сигнала ошибки, блок 10 управлени  корректо- ром, формирователь 11 сигналов управлени , вычислительный блок 12, формирователь 13 сигналов, второй решающий блок 14 и детектор 15,

Устройство работает следующим об- разом.

Допустим, что сигналы по основному каналу передаютс  методом квадратурной амплитудной модул ции (КАМ), В этом случае сигналы в каждом из подканалов Кир могут иметь значени  ±1, t3. ,Цл  обеспечени  возмож- нойти организации дополнительного канала, в котором информаци  передаетс  со скоростью У„, ввод тс  Дополнительные значени  сигнала (±5), разрешенные дл  передачи, например, лишь при наличии в квадратурном подканале сигнала с уровн (м±3. При этом

V,V,/ni,

где V, - модул ционна  скорость в основном канале;

m - количество элементов принимаемого основного сигнала на один бит дополнительного сигнала.

Следовательно, за врем , равное длительности элемента сигнала, в дополнительном (низкоскоростном) канале может быть передано m элементов сигналов основного канала с длительностью элемента сигнала, равной Т, Т,,/т,

Таким образом, на передаче осуществл етс  структурно-статистическое преобразование передаваемой квазислучайной информационной последовательности . При этом количество позиций сигнала на выходе передатчика

ю

5 0

5

о

0

Q

,

5

определ етс  количеством бит суммарной информации на передаваемый эле- мент сигнала, а преобразование информации базируетс  на статистических свойствах передаваемой квазислучайной информационной последовательности по основному каналу.

Учитыва  это, сигнал на выходе передатчика (не показан) формируетс  следующим образом. Увеличиваетс  при передаче 1 (или не увеличиваетс  при передаче О) амплитуда первого на интервале Т сигнала в основном канале, имеющего значени  ±3, до значени  ±5 соответственно. Введение на передаче элементов сигнала, значени  которых равны 15, увеличивает мощность результирующего сигнала, что приводит к снижению помехоустойчивости приема. При этом, чем больше скорость передачи по дополнительному (низкоскоростному) каналу, тем больше элементов сигнала имеет значение амплитуды 151 и тем больше снижение помехоустойчивости . Это снижение равно 1,14 дБ при . При дальнейшем увеличении m величина снижени  помехоустойчивости уменьшаетс  до 0,3 дБ (при ). Учитыва , что в каналах св зи (особенно групповых) отношение сигнал/шум достаточно велико (более 24 дБ), даже указанное максимальное снижение помехоустойчивости не оказывает существенного вли ни  на достоверность передачи в основном канате . При этом организаци  указанным образом дополнительного канала не приводит к расширению спектра передаваемого сигнала, что положительно вли ет на качество передачи.

В канале ТЧ можно организовать (при ) дополнительный низкоскоростной канал (скорость « 100 бод) при скорости передачи в основном канале 9600 бит/с. Еще больший эффект дает применение дополнительного канала в первичном широкополосном (ПШК) канале. В этом случае при двухканаль- ной передаче в ПШК (скорость 64 кбит/ , /с в каждом канале) можно организовать два дополнительных канала по 2000 бит/с (). Тем самым эффективность использовани  канала св зи существенно повьшаетс .

Сигнал, поступающий из канала св зи на вход устройства, подаетс  на входной согласующий блок 2, в котором осуществл етс  автоматическа 

314

регулировка уровн  по каждому из подканалов R и Q, демодул ций и преобразование в цифровую форму (в вид р-разр дных кодовых комбинаций) . 7Да- лее дл  коррекции межсимвольньгх искажений , обусловленных неидеальностью частотных характеристик канала св зи сигналы поступают на адаптивный корректор 3. Последний имеет скрещенную структуру, котора  позвол ет корректировать как симметричные искажени  в подканалах R и Q, так и асимметричные искажени , следствием которых  вл етс  взаимное вли ние между сигналами подканалов Кир.

Далее через блок 4 сигналы поступают на первьм решающий блок 5, в котором формируютс  оценки сигналов а; и а (сигналы а и а- ) т.е. ближайшие эталонные значени  в смысле среднеквадратичного рассто ни . Таким образом, в первом решающем блоке 5 принимаетс  решение о значении сигналов на выходе блока А. Оценки сигналов, поступающие с выхода первого решающего блока 5, декодируютс  в декодере 6 и преобразуютс  в форму бинарной последовательности I,, имеющей частоту следовани  информационных символов по основному каналу.

По результатам сравнени  сигналов на вМоде и выходе первого решающего блока 5 в формиров теле 9 ошибки вы- рабатываютс  сигналы ошибок 1 и IQ соответственно подканалов Кир:

(1)

В управл емом генераторе 8 формируютс  значени  sin 0; и cos 9;, где Q; - погрешность установки фазы сигнала . В блоке 4 осуществл етс  исправление (компенсаци ) искажений, вызванных погрешностью 9 фазы несущей

В вычислительном блоке 12 формируютс  сигналы ошибок 1 и IQ с учетом наличи  дополнительного канала передачи, сформированного по указанным прав1шам. Формирователь 11 необходим дл  правильного формировани  в блоке 10 сигналов управлени  работой адаптивного корректора 3 при наличии погрешности Q , .

Вьиеление сигнала, соответствующего дополнительному (низкоскоростному ) каналу передачи данных, осуществл етс  следующим образом.

В формирователе 13 формируетс  сигнал по правилу, например, W(n)1,

1

если ja или а равны 13| и W(n) 0, если и Ufl не равны 3.

При этом в случае передачи допол- нительной информации, равной 1, сигналы 1| или l(j, формируемые в формирователе 9 по правилу (1). будут иметь значени  по модулю больше 1. д В детекторе 15 формируетс  сигнал Ъ по правилу: Ь„ равно, например 1, если W(n) 1 и 1 или больше 1; 5 противном случае .

Во втором блоке 7 вьвделени  такта на основании анализа сигналов Ь„ осу- ществл етс  выделение тактовой частоты следовани  информационных символов по дополнительному каналу. Во втором решающем блоке 14 принимаетс  решение о принимаемом дополнительном сигнале, т.е. формируетс  последовательность.

В блоке 10 управлени  корректором осуществл етс  формирование коэффициентов передачи регул торов отводов адаптивого корректора 3 по пр мым С„ и перекрестным D св з м:

C(n+1)C(n)(i;,r; +IQ q;); D(n-H)D(n)-|i(i;qi-i;t;), (2) где Tj и q. - выборки сигналов в отводах адаптивного кор- ректора 3 в подканалах

Кир соответственно; А- посто нна  адаптации. В формирователе 13 выделени  условий сигналы w (n) и w5(n) формируютсй по правилу

а; ®a°j

(3)

«R

и Sgn aj - знаки a; на

«Q

a« и a

соответственно;

-второй разр д многоразр дного числа а

л(}

или а соот

ветственно; © - символ логической операции суммировани  по модулю два.

Вьфажение (3) составлено, исход  из того, что сигналы на выходе первого решающего блока 5 формируютс  в е дополнительном коде, и положительному сигналу с относительным значением 3 соответствует комбинаци  0,011. В детекторе 15 формирование сигнала

k

осуществл етс  по правилу

R

(4)

)(ii;i 1); b,)qi ;jl i).

в вычислительном блоке 12 осуществл етс  формирование сигналов 1 и IQ по правилу

I II « R

(1-Ьп ;

, 11I fa lu la-b J, .

Claims (1)

1. Формула изобретени 

   Двухканальное устройство приема сигналов данных, содержащее последовательно соединенные входной согласующий блок, первый вход которого  вл етс  входом устройства, адаптивный корректор, к управл ющему входу которого подключен выход блока управлени  корректором, блок компенсации искажений, к управл ющему входу которого подключен первый выход управл емого генератора, первый решающий блок и декодер, второй вход которого соединен с выходом первого блока выделени  такта, с вторым входом входного согласующего блока и с первым входом блока управлени  корректором, второй и третий входы которого соединены соответственно с вторым выходом адаптивного корректора и с выходом формировател  сигналов управлени , к управл ющему входу которого подключен второй выход управл емого генератора, первый вход которого соединен с выходом первого рещающего

   1

   А154516

   блока, с первым входом формировател  СИ1нала ошибки, к второму входу кото- рог о подключен выход блока компенсас ции искажений, и с первым входом первого блока выделени  такта, второй вход которого соединен с сигнальным входом формировател  сигналов управлени , при этом выход декодера  вл 10 етс  первым информационным выходом устройства, отличающеес  тем, что, с целью увеличени  объема принимаемой информации, введены второй блок выделени  такта, вычисли15 тельный блок и последовательно соединенные формирователь сигналов, детектор и второй решающий блок, тактовые входы которого соединены с выходом первого блока выделени  такта, кото20 рьш подключен к первому входу второго блока вьщелени  такта, и с вькодом второго блока выделени  такта, первый вход которого соединен с сигнальным входом второго решающего блока, вы25 ход которого  вл етс  вторым информационным выходом устройства, и с первым входом вьмислительного блока, выход которого подключен к второму входу первого блока выделени  такта, пер30 вый вход которого соединен с входом формировател  сигналов, и к второму входу управл емого генератора, причем выход формировател  сигнала ошибки соединен с вторыми входами вычис„с лительного блока и детектора.