JPS60152024A - 気相エピタキシヤル成長法 - Google Patents
気相エピタキシヤル成長法Info
- Publication number
- JPS60152024A JPS60152024A JP749884A JP749884A JPS60152024A JP S60152024 A JPS60152024 A JP S60152024A JP 749884 A JP749884 A JP 749884A JP 749884 A JP749884 A JP 749884A JP S60152024 A JPS60152024 A JP S60152024A
- Authority
- JP
- Japan
- Prior art keywords
- silicon
- layers
- layer
- type
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
- H01L21/02639—Preparation of substrate for selective deposition
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はシリコン・エピタキシャル成長を行うに際し重
金属等の汚染ｉこよる欠陥の発生を防ぐための方法に関
する。
金属等の汚染ｉこよる欠陥の発生を防ぐための方法に関
する。
シリコンのエピタキシャル層は高品質のシリコン層か得
られるこきからバイポーラＩＯ（Ｉｎｔｅ−ｇｒａｔｅ
ｄ Ｃ１ｒｃｕｉｔ）及び近年はＭＯ８ＩＯ（Ｍｅｔａ
ｌ−Ｏｘｉｄｅ−８ｅｍｉｃｏｎｄｕｃｔｏｒ ＩＣ）
でも用いられている。ＩＯの低消費電力化及び高周波化
の要求により、素子微細化の必要性が商才っている。素
ｆｆＭ慰ａｎ７し１ｒｅｊ＋−’ｙ＋−） ｕ−ａｌｌ
ｊｌｌｉｌｚｋ日ＩＩ ｆｚ １． Ｉ 、”’ｒ Ｌ
−。
られるこきからバイポーラＩＯ（Ｉｎｔｅ−ｇｒａｔｅ
ｄ Ｃ１ｒｃｕｉｔ）及び近年はＭＯ８ＩＯ（Ｍｅｔａ
ｌ−Ｏｘｉｄｅ−８ｅｍｉｃｏｎｄｕｃｔｏｒ ＩＣ）
でも用いられている。ＩＯの低消費電力化及び高周波化
の要求により、素子微細化の必要性が商才っている。素
ｆｆＭ慰ａｎ７し１ｒｅｊ＋−’ｙ＋−） ｕ−ａｌｌ
ｊｌｌｉｌｚｋ日ＩＩ ｆｚ １． Ｉ 、”’ｒ Ｌ
−。
またラッチ・ア、グ対策、パンチ・スルーの防止、耐圧
向上等を考慮しても高濃度の不純物領域が必要をこなる
と同時に急峻な接合が必要となる。従って、シリコン基
板に高濃度領域を設けた後あるいは濃度差を設けた後の
プロセスはできるだけ低温にする方が微細化という点で
は望才しい。
向上等を考慮しても高濃度の不純物領域が必要をこなる
と同時に急峻な接合が必要となる。従って、シリコン基
板に高濃度領域を設けた後あるいは濃度差を設けた後の
プロセスはできるだけ低温にする方が微細化という点で
は望才しい。
一方、エピタキシャル層中の欠陥は、そこに形成される
素子特性を劣化させる。とりわけ微細素子に対しては致
命的影響を与える。成畏時にエピタキシャル層中に導入
される゛欠陥は現在はとんど問題にならない程低密度ｌ
こなっているが、重金属汚染等に起因し、プロセス中で
成長する欠陥か時として問題となる。その代表的なもの
か、酸化導入積層欠陥（０ｘｉｄａｔｉｏｎ Ｉｎｄｕ
ｃｅｄ ＳｔａｃｋｉｎｇＦａｕｌｔ以下Ｏ８Ｆと略記
する）である。Ｏ８Ｆ発生の主要な原因であるプロセス
中での重金属汚染をな（す方法としてゲッタリング法が
ある。従米抛案されているゲッタリング法は２っに大別
される。一つはウェハ裏面に歪を与える方法で、その手
段としては、機械的歪を加える、イオン注入を行う、窒
化シリコン膜や多結晶シリコン膜を付着する、高濃度の
拡散を行う等が提案されている。
素子特性を劣化させる。とりわけ微細素子に対しては致
命的影響を与える。成畏時にエピタキシャル層中に導入
される゛欠陥は現在はとんど問題にならない程低密度ｌ
こなっているが、重金属汚染等に起因し、プロセス中で
成長する欠陥か時として問題となる。その代表的なもの
か、酸化導入積層欠陥（０ｘｉｄａｔｉｏｎ Ｉｎｄｕ
ｃｅｄ ＳｔａｃｋｉｎｇＦａｕｌｔ以下Ｏ８Ｆと略記
する）である。Ｏ８Ｆ発生の主要な原因であるプロセス
中での重金属汚染をな（す方法としてゲッタリング法が
ある。従米抛案されているゲッタリング法は２っに大別
される。一つはウェハ裏面に歪を与える方法で、その手
段としては、機械的歪を加える、イオン注入を行う、窒
化シリコン膜や多結晶シリコン膜を付着する、高濃度の
拡散を行う等が提案されている。
もう一つは、一連の熱処理ｉこよってウェハ内部だけζ
こ欠陥を制御して形成する方法でＩＧ法（Ｉｎｔｒｉｎ
ｓｉｃ Ｇｅｔ（、ｅｒｉｎｇ ）と呼ばれる。
こ欠陥を制御して形成する方法でＩＧ法（Ｉｎｔｒｉｎ
ｓｉｃ Ｇｅｔ（、ｅｒｉｎｇ ）と呼ばれる。
これらの方法は少くとも１０００〜１２００ ℃の熱処
理を必要とするという点でプロセスの低温化を阻んでい
る。汚染を除きたいエピタキシャル層とその汚染を吸収
する領域の距離は比較的短いＩＧ法でも２０〜３０μｒ
ｎあるが、プロセスの低温化という観点からは、上記の
距離は短い万が大きなゲッタリング効果がＭ ｆ＋でき
る。それは特にデバイス作製中の突発的な汚染に対し有
効となる。以上述べたように、従来のゲッタリング法は
製造玉梓の低温化を１！［１げる一要因であった。
理を必要とするという点でプロセスの低温化を阻んでい
る。汚染を除きたいエピタキシャル層とその汚染を吸収
する領域の距離は比較的短いＩＧ法でも２０〜３０μｒ
ｎあるが、プロセスの低温化という観点からは、上記の
距離は短い万が大きなゲッタリング効果がＭ ｆ＋でき
る。それは特にデバイス作製中の突発的な汚染に対し有
効となる。以上述べたように、従来のゲッタリング法は
製造玉梓の低温化を１！［１げる一要因であった。
本発明の目的は、そうしたプロセスの低温化に対応でき
る気相エピタキシャル成長法を提供することである。
る気相エピタキシャル成長法を提供することである。
この様な目的を達するために、本発明は絶縁膜で部分的
にシリコン基板の表面を被覆する方法を用いている。エ
ピタキシャル膜中においてデバイスの活性領域となる部
分の結晶性がデバイス特性に影響することを考慮し、活
性領域近傍に絶縁膜で被覆した領域を設けることを特徴
とする。
にシリコン基板の表面を被覆する方法を用いている。エ
ピタキシャル膜中においてデバイスの活性領域となる部
分の結晶性がデバイス特性に影響することを考慮し、活
性領域近傍に絶縁膜で被覆した領域を設けることを特徴
とする。
シＩＪコンの気相成長ζこおいては♀化シリコン駆上に
は粒径の小さい多結晶シリコンが堆積し、粒径は低温程
小さい。窒化シリコン上の多結晶シリコンの粒界は重金
属等の汚染物を吸収する作用がある。従って、多結晶領
域すなわち、もとは窒化シリコン膜で被覆した領域の近
くの単結晶膜は重金属による汚染があっても多結晶シリ
コン領域に吸収されるため良質の膜である。微細な素子
を想足すれば、活性領域を重金属汚染従って欠陥の発生
から守ることができる。エピタキシャル成長は、窒化シ
リコン膜、一般には絶縁膜上に多結晶シリコンを堆積さ
せる必要上８ｉＨ４を原料ガスとして用いることが望、
ましいが、絶縁膜の幅によっては８ｉＨ１０４，５ｉＨ
Ｏｊ？３．５ｉＯ１４であっても有効である。韮だ近年
低温化を目的として分子線エピタキシー（Ｍｏ１ｅｃｕ
ｌａｒ Ｂｅａｍ Ｅｐｉ ｔａｘｙ 、以下ＭＢＥと
称する）が試みられているが、成長法として低温化でき
ること、選択性が小さいことから、本発明に適用するこ
とができる。
は粒径の小さい多結晶シリコンが堆積し、粒径は低温程
小さい。窒化シリコン上の多結晶シリコンの粒界は重金
属等の汚染物を吸収する作用がある。従って、多結晶領
域すなわち、もとは窒化シリコン膜で被覆した領域の近
くの単結晶膜は重金属による汚染があっても多結晶シリ
コン領域に吸収されるため良質の膜である。微細な素子
を想足すれば、活性領域を重金属汚染従って欠陥の発生
から守ることができる。エピタキシャル成長は、窒化シ
リコン膜、一般には絶縁膜上に多結晶シリコンを堆積さ
せる必要上８ｉＨ４を原料ガスとして用いることが望、
ましいが、絶縁膜の幅によっては８ｉＨ１０４，５ｉＨ
Ｏｊ？３．５ｉＯ１４であっても有効である。韮だ近年
低温化を目的として分子線エピタキシー（Ｍｏ１ｅｃｕ
ｌａｒ Ｂｅａｍ Ｅｐｉ ｔａｘｙ 、以下ＭＢＥと
称する）が試みられているが、成長法として低温化でき
ること、選択性が小さいことから、本発明に適用するこ
とができる。
以下本発明について実施例を用いて詳細に説明する。第
１図は（ａ）、（ｂ）、（Ｃ）、（ｄ）、（ｅ）は本発
明を用いた場合のｎｐｎバイポーラ素子を作る工程を示
している。
１図は（ａ）、（ｂ）、（Ｃ）、（ｄ）、（ｅ）は本発
明を用いた場合のｎｐｎバイポーラ素子を作る工程を示
している。
第１図（ａ）はエピタキシャル成長前の基板の状態を示
しており、ｐ−基板１の表面にはｎ 埋込層２とｐ＋チ
ャンネルストッパ層３が形成されていて、その上ｌこ厚
さｔｏｏｏｘの窒化シリコン膜４がパターニングされて
いる。この窒化シリコン膜は通常の気相成長法で堆積し
た。工程が進むとｎ 埋込層の上にはｎｐｒｖ＜イポー
ラトランジスタが形成され、ｐ チャンネルストッパ上
は素子分離領域となる。
しており、ｐ−基板１の表面にはｎ 埋込層２とｐ＋チ
ャンネルストッパ層３が形成されていて、その上ｌこ厚
さｔｏｏｏｘの窒化シリコン膜４がパターニングされて
いる。この窒化シリコン膜は通常の気相成長法で堆積し
た。工程が進むとｎ 埋込層の上にはｎｐｒｖ＜イポー
ラトランジスタが形成され、ｐ チャンネルストッパ上
は素子分離領域となる。
第１図（ｂ）はエピタキシャル成長後の状態を示してい
る。エピタキシャル成長を８００℃、２０Ｔｏｒｒでリ
ンをドーピングしながら行ったさころ５Ｘ１０”（ＩＦ
ｍ”のキャリア濃度のｎ一層５がシリコン上には得られ
ると同時に窒化シリコン膜上には多結晶シリコン６が堆
積した。
る。エピタキシャル成長を８００℃、２０Ｔｏｒｒでリ
ンをドーピングしながら行ったさころ５Ｘ１０”（ＩＦ
ｍ”のキャリア濃度のｎ一層５がシリコン上には得られ
ると同時に窒化シリコン膜上には多結晶シリコン６が堆
積した。
第１図（Ｃ）は、多結晶シリコンの領域を通常のパター
ニング法で半分程エツチングで除去した状態を示す。
ニング法で半分程エツチングで除去した状態を示す。
第１図（ｄ）は多結晶シリコンの領域を選択酸化した状
態を示しており、多結晶シリコン６は全て酸化ソリコン
膜７となり更に単結晶領域にも幾分酸化が進む。多結晶
シリコンは単結晶シリコンに較べ密度が低いことと酸化
速度が大きいことから、単結晶シリコンを酸化する場合
ζこ較べ熱処理時間としては短く、また酸化シリコン膜
になった時の体積変化が小さいため周囲に及ぼす影響が
少いという利点がある。従って多結晶の領域に較べ比較
的少ない領域が酸化されることになる。この単結晶シリ
コンが酸化された領域とシリコン膜との界面はもとの単
結晶の領域にできるため良好な界面となる。
態を示しており、多結晶シリコン６は全て酸化ソリコン
膜７となり更に単結晶領域にも幾分酸化が進む。多結晶
シリコンは単結晶シリコンに較べ密度が低いことと酸化
速度が大きいことから、単結晶シリコンを酸化する場合
ζこ較べ熱処理時間としては短く、また酸化シリコン膜
になった時の体積変化が小さいため周囲に及ぼす影響が
少いという利点がある。従って多結晶の領域に較べ比較
的少ない領域が酸化されることになる。この単結晶シリ
コンが酸化された領域とシリコン膜との界面はもとの単
結晶の領域にできるため良好な界面となる。
第１図（ｅ）はｎｐｎバイポーラトランジスタを作った
状態を示す。図中ｌこエミッタであるｎ＋層８、ベース
であるｐ 層９、コレクタであるｎ一層１０及びコレク
タにつながるｎ 層１１、バッシベーシヲン用酸化膜１
２、配線材料１３を示しである。
状態を示す。図中ｌこエミッタであるｎ＋層８、ベース
であるｐ 層９、コレクタであるｎ一層１０及びコレク
タにつながるｎ 層１１、バッシベーシヲン用酸化膜１
２、配線材料１３を示しである。
表面の凹凸ζこ関しては、高温成長はど才た成長膜厚が
厚いほど窒化シリコン膜上の多結晶シリコンは粒径が大
きくなる傾向があるため薄膜で低温成長の方がより適し
ていた。原料ガスとして５ｉＨ２０１１等ハロゲンを含
む場合には、シリコン基板上と窒化ソリコン膜上とでは
成長に選択性がではじめることは良く知られている。従
ってＳｉＨ４よりＳｉＨ，０４更にＳｉＯ＃４ となる
程窒化シリコン膜上には多結晶シリコンが堆積しにくく
なるとともに、シリコン上に成長した単結晶シリコンが
窒化シリコン股上に横方向成長を示すようになる。
厚いほど窒化シリコン膜上の多結晶シリコンは粒径が大
きくなる傾向があるため薄膜で低温成長の方がより適し
ていた。原料ガスとして５ｉＨ２０１１等ハロゲンを含
む場合には、シリコン基板上と窒化ソリコン膜上とでは
成長に選択性がではじめることは良く知られている。従
ってＳｉＨ４よりＳｉＨ，０４更にＳｉＯ＃４ となる
程窒化シリコン膜上には多結晶シリコンが堆積しにくく
なるとともに、シリコン上に成長した単結晶シリコンが
窒化シリコン股上に横方向成長を示すようになる。
その意味ではハロゲンを含む原料ガスは望ましくないが
、その場合にも窒化シリコン股上のシリコン膜には格子
欠陥が発生し、その欠陥に重金属が吸収されるという効
果が生じるために、窒化シリコン膜の幅が数μｍのオー
ダーであれば、表面の凹凸を含め実用上問題とはならな
い。より低温でエピタキシャル成長が可能であるとされ
るＭＢ Ｅでもデバイスの活性領域と汚染を吸収する領
域が近いという意味で従来のゲラ７１Ｊング法より有効
、と考えられる。
、その場合にも窒化シリコン股上のシリコン膜には格子
欠陥が発生し、その欠陥に重金属が吸収されるという効
果が生じるために、窒化シリコン膜の幅が数μｍのオー
ダーであれば、表面の凹凸を含め実用上問題とはならな
い。より低温でエピタキシャル成長が可能であるとされ
るＭＢ Ｅでもデバイスの活性領域と汚染を吸収する領
域が近いという意味で従来のゲラ７１Ｊング法より有効
、と考えられる。
前記実施例ではシリコン表面に窒化シリコン膜だけを被
覆したが、たとえば窒化シリコン膜の下だけに薄く酸化
シリコン膜がある場合など、多層であっても最上層が窒
化シリコン族があれは機能上問題はない。また電化ソリ
コン膜の厚さはシリコン基板にストレスを与えないとい
う意味から２０００＾以下が望ましい。第２図はそのよ
うな構造でデバイス構造により対応し、素子分離を容易
にする実施例を示している。第２図は第１図（ａ）に対
応する図であるが、Ｉ）Ｍ板２１の上にｎ 埋込層２２
が形成されている。表面にはボ凸ンをドープした酸化シ
リコン膜２３とその上及びぞの他分離に必要な部分に窒
化シリコン膜２４が部分的に形成されている。ボロンを
ドープした酸化シリコン膜羽から基板にボロンが拡散し
、チャンネル・ストッパｌこなるｎ＋層が形成される。
覆したが、たとえば窒化シリコン膜の下だけに薄く酸化
シリコン膜がある場合など、多層であっても最上層が窒
化シリコン族があれは機能上問題はない。また電化ソリ
コン膜の厚さはシリコン基板にストレスを与えないとい
う意味から２０００＾以下が望ましい。第２図はそのよ
うな構造でデバイス構造により対応し、素子分離を容易
にする実施例を示している。第２図は第１図（ａ）に対
応する図であるが、Ｉ）Ｍ板２１の上にｎ 埋込層２２
が形成されている。表面にはボ凸ンをドープした酸化シ
リコン膜２３とその上及びぞの他分離に必要な部分に窒
化シリコン膜２４が部分的に形成されている。ボロンを
ドープした酸化シリコン膜羽から基板にボロンが拡散し
、チャンネル・ストッパｌこなるｎ＋層が形成される。
第２図は第１図との対応をとるためにバイポーラ・トラ
ンジスタを想定しているが、この様な構造はＭＯＳを指
向したエピタキシャル膜の分離に対し顕著な有効性を示
す。それは、チャンネル・ストッパ層は必すしも深い拡
散を必弗とし７：、１’い為この様な方法を用いること
により、より低温でチャンネル・ストッパ層を形成でき
ることになるからである。
ンジスタを想定しているが、この様な構造はＭＯＳを指
向したエピタキシャル膜の分離に対し顕著な有効性を示
す。それは、チャンネル・ストッパ層は必すしも深い拡
散を必弗とし７：、１’い為この様な方法を用いること
により、より低温でチャンネル・ストッパ層を形成でき
ることになるからである。
以上述べた秤ζこ、本発明の方法は、汚染物を吸収すを
領域を表面の活性領域近くに形成することにより、プロ
セスの低温化に即応できるものである。更には、電化シ
リコン膜上に形成された多結晶シリコンあるいは格子欠
陥を含む単結晶シリコ。
領域を表面の活性領域近くに形成することにより、プロ
セスの低温化に即応できるものである。更には、電化シ
リコン膜上に形成された多結晶シリコンあるいは格子欠
陥を含む単結晶シリコ。
ンを酸化して分離領域とすることから従来のＬ ＯＯＯ
Ｓ （Ｌｏｃａｊ？ ０ｘｉｄａｔｉｏｎ ｏｆ ５ｉ
ｌｉｃｏｎ ）に較べ分離領域を小さくできる。分離酸
化膜とシリコンとの界面は、多結晶シリコンの領域では
なく、エピタキシャル・シリコンの中に形成されるため
、その界面は界面準位が少なく面積も小さいという利点
を有する。
Ｓ （Ｌｏｃａｊ？ ０ｘｉｄａｔｉｏｎ ｏｆ ５ｉ
ｌｉｃｏｎ ）に較べ分離領域を小さくできる。分離酸
化膜とシリコンとの界面は、多結晶シリコンの領域では
なく、エピタキシャル・シリコンの中に形成されるため
、その界面は界面準位が少なく面積も小さいという利点
を有する。
第１図（ａ）、（ｂ）、（Ｃ）、（ｄ）、（ｅ）は本発
明の一実施例を用いた場合のｎｐｎバイポーラ素子の製
造工程を説明するための模式的断面図、第２図は本発明
の一実施例を示す模式的断面図。 ■・・・・・・ｐ−基板、２・・・・・・ｎ十埋込層、
３・・・・・・ｐ十領域、４・・・・・・窒化シリコン
膜、５・・・・・・ｎ−エピタキシャル成長膜、６・・
・・・°多結晶シリコン膜、７・・・・・・酸化シリコ
ン膜、８・・・・・・ｎ＋エミッタ領域、９・・・・・
・ｐ＋ベース領域、１０・・・・・・ｎ−コレクタ領域
、１１・・・・・・ｎ＋コレクタ領域、１２・・・・・
・パッシベーション酸化シリコン膜、１３・・・・・・
配線材料、２１・・・・・・ｐ−基板、２２・・・・・
・ｎ＋埋込層、２計・・・・ボロンをドープした酸化シ
リコン膜、２４・・・・・・Ｖ化シリコン膜、２５・・
・・・・ボロンが拡散した領域。 オ １ 図 第２図
明の一実施例を用いた場合のｎｐｎバイポーラ素子の製
造工程を説明するための模式的断面図、第２図は本発明
の一実施例を示す模式的断面図。 ■・・・・・・ｐ−基板、２・・・・・・ｎ十埋込層、
３・・・・・・ｐ十領域、４・・・・・・窒化シリコン
膜、５・・・・・・ｎ−エピタキシャル成長膜、６・・
・・・°多結晶シリコン膜、７・・・・・・酸化シリコ
ン膜、８・・・・・・ｎ＋エミッタ領域、９・・・・・
・ｐ＋ベース領域、１０・・・・・・ｎ−コレクタ領域
、１１・・・・・・ｎ＋コレクタ領域、１２・・・・・
・パッシベーション酸化シリコン膜、１３・・・・・・
配線材料、２１・・・・・・ｐ−基板、２２・・・・・
・ｎ＋埋込層、２計・・・・ボロンをドープした酸化シ
リコン膜、２４・・・・・・Ｖ化シリコン膜、２５・・
・・・・ボロンが拡散した領域。 オ １ 図 第２図
Claims (1)
- 表面を部分的に絶縁膜で被覆した単結晶シリコン基板上
ｌこシリコンのエピタキシャル成長を行うことを特徴と
する気相エピタキシャル成長法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP749884A JPS60152024A (ja) | 1984-01-19 | 1984-01-19 | 気相エピタキシヤル成長法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP749884A JPS60152024A (ja) | 1984-01-19 | 1984-01-19 | 気相エピタキシヤル成長法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60152024A true JPS60152024A (ja) | 1985-08-10 |
Family
ID=11667438
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP749884A Pending JPS60152024A (ja) | 1984-01-19 | 1984-01-19 | 気相エピタキシヤル成長法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60152024A (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5591118A (en) * | 1978-12-28 | 1980-07-10 | Fujitsu Ltd | Production of semiconductor device |
| JPS5893252A (ja) * | 1981-11-30 | 1983-06-02 | Toshiba Corp | 半導体装置及びその製造方法 |
| JPS5983998A (ja) * | 1982-11-02 | 1984-05-15 | Agency Of Ind Science & Technol | 単結晶シリコン薄膜の製造方法 |
-
1984
- 1984-01-19 JP JP749884A patent/JPS60152024A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5591118A (en) * | 1978-12-28 | 1980-07-10 | Fujitsu Ltd | Production of semiconductor device |
| JPS5893252A (ja) * | 1981-11-30 | 1983-06-02 | Toshiba Corp | 半導体装置及びその製造方法 |
| JPS5983998A (ja) * | 1982-11-02 | 1984-05-15 | Agency Of Ind Science & Technol | 単結晶シリコン薄膜の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5557118A (en) | Hetero-junction type bipolar transistor | |
| JPH0669434A (ja) | 半導体集積回路装置及びその製造方法 | |
| JPH08306700A (ja) | 半導体装置及びその製造方法 | |
| JP2000031156A (ja) | 粗さを抑えた外因性ベ―スを有するたて形バイポ―ラトランジスタとその製造方法 | |
| JP3197803B2 (ja) | 転位欠陥の少ない半導体製造方法 | |
| JPH0883805A (ja) | 半導体装置及びその製造方法 | |
| JPH10256169A (ja) | 半導体装置の製造方法 | |
| JP3113156B2 (ja) | 半導体基板の製造方法 | |
| US20040051159A1 (en) | Semiconductor device and semiconductor device manufacturing method | |
| KR100498503B1 (ko) | 바이폴라 접합 트랜지스터 및 그 제조 방법 | |
| US4149915A (en) | Process for producing defect-free semiconductor devices having overlapping high conductivity impurity regions | |
| JPS58218168A (ja) | 双方向トランジスタ | |
| JPS59108325A (ja) | 半導体装置の製造方法 | |
| JPS60152024A (ja) | 気相エピタキシヤル成長法 | |
| CA1111146A (en) | Method of manufacturing semiconductor device | |
| JP2842042B2 (ja) | 半導体装置 | |
| JP2812052B2 (ja) | 半導体装置 | |
| JP3300645B2 (ja) | 半導体装置及びその製造方法 | |
| JPH0113210B2 (ja) | ||
| JPH0344937A (ja) | バイポーラトランジスタ及びその製造方法 | |
| JP3206514B2 (ja) | 半導体装置及びその製造方法 | |
| JP2707641B2 (ja) | 半導体装置 | |
| JP3279515B2 (ja) | 半導体装置及びその製造方法 | |
| JPS59124711A (ja) | 半導体装置の製造方法 | |
| JP2512084B2 (ja) | 半導体装置の製造方法 |