JPS60150674A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS60150674A
JPS60150674A JP59006450A JP645084A JPS60150674A JP S60150674 A JPS60150674 A JP S60150674A JP 59006450 A JP59006450 A JP 59006450A JP 645084 A JP645084 A JP 645084A JP S60150674 A JPS60150674 A JP S60150674A
Authority
JP
Japan
Prior art keywords
channel region
region
shaped
channel
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59006450A
Other languages
English (en)
Inventor
Yoshikazu Hosokawa
細川　義和
Tatsuya Kamei
亀井　達弥
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP59006450A priority Critical patent/JPS60150674A/ja
Publication of JPS60150674A publication Critical patent/JPS60150674A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は半導体素子に係り、特に高耐圧用途に適した電
界効果トランジスタの構造に関する。
〔発明の背景〕
高耐圧用途に適した電界効果トランジスタ（ＭＯＳ）ラ
ンジスタ）として、二重拡散形の構造が一般に使用され
ている。第１図はその断面形状を模式的に示したもので
ある。まずｎ形基板１１にｐチャネル領域１３が拡散で
形成される。
次にｐチャネル領域１３と拡散の端面を同一にして、ｎ
ソース領域１４が拡散で形成される。更にゲート酸化膜
１６を介して多結晶シリコンのゲート電極１７が設けら
れる。その上に絶縁膜１８を介してソース電極１９が取
付けられる。なおｎ形基板１１の下の部分にはｎ＋領域
１２が形成されている。
このように構成されたＭＯＳ）ランジスタにおいて、ゲ
ート電極１７の電位がＭＯＳ）ランジスタのしきい値電
圧Ｖ＋ｂより史に畠い正電位になると、ＭＯＳトランジ
スタは動作しはじめ、ｐチャネル領域１３の表面部分が
反転し、点線２０で示したようなパスで電流が流れる。
このような構造を縦形ＭＯＳトランジスタという。
ゲート電極１７の電位がしきい値電圧■ｔｈに達しない
時は、オフ状態で電流が流れない。この場合、接合の周
辺には、一点鎖線２１で示すような空乏層が発生する。
２個のｐチャネル領域１３゜１３の間隔が狭い場合は、
各々の接合に発生する空乏層がつながるため、２個の接
合が対向する領域では、接合端面で接合が曲がっている
ことによって起る電界の集中が緩和される。従ってこの
領域でのなだれ降伏電圧は高い。
一方、ｐチャネル領域１３の外側、即ち第１図のＡ点で
は、対向するｐ領域がないため、空乏層が曲がり、電界
集中が起りやすく、この領域でのなだれ降伏電圧は低く
なりやすい。
そこで高耐圧を得るために、ｐチャネル領域の外周にい
ろいろな手段が施されている。例えば、フィールドリミ
ッティングリングと呼ばれる方法として、電位的にフロ
ーティング状態にあるｐ領域を外周に設けるものがある
が、この方法は素子の占有面積が太きくなシ、シかも外
部への引き出し配線を引けない欠点がある。
比較的一般に用いられている方法として、−フィールド
プレート方式がある。この方法は、接合付近の表面上で
絶縁膜を介して、ソース電極又はゲート電極を接合面よ
り外側に延ばすことによシ、例えば第１図の２２が示す
フィールドプレートの電界効果により、空乏層を例えば
２３の曲線のように広げて、接合端面での電界集中を緩
和させるものである。
第２図はＭＯＳトランジスタの平面パターンを模式的に
示す。ｐチャネル領域１３の中にｎソース領域１４が形
成されている。斜線はゲート電極１７を示し、この例で
はゲート電極１７がフィールドプレート２２として、接
合の外側に張り出している。
図が煩雑となるのでソース電極を省略したが、実際はこ
の上に絶縁膜を介してソース電極が形成される。その場
合、フィールドプレート２２はソース電極で形成しても
よいし、一部はゲート電極で、その外側をソース電極に
形成するといった多段構造にすることもできる。
しかし、フィールドプレートを用いて高耐圧化を計って
も、その限界はある。耐圧が最も低く、最初になだれ降
伏が起るのは、最も電界が集中しやすいコーナ一部であ
る。
ｐｎ接合は、端面の直線部分については円筒形の接合で
あるのに対し、両日筒が交叉するコーナ一部は球面状の
接合であり、３次元的な電界ができ、最も電界集中が生
じやすいことは良く知られている。これを緩和するには
、コーナ一部の拡散パターン自身を、直角形状でなく、
する一定の半径の円弧状の形状にしておくのがよく、そ
の円周の半径は、大きければ大きい程電界集中を緩和で
き、降伏電圧は、円筒接合（半径が無限大に相当する）
の場合の値に近づくよう増加する。
一方、近年微細加工の技術が進み、各拡散領域の寸法を
小さくできることから個々のｐチャネル領域の一片の寸
法も小さく、高耐圧を得るために十分な曲率半径の円弧
状のコーナーを設けることができない。従って、接合の
コーナ一部での電界集中により耐圧が決まってしまうっ 接合の深さやフィールドプレートの構造等によって異な
るが、接合のコーナ一部が直角形の場合と円弧状の場合
の耐圧は、発明者らの経験した範囲では、円弧状の方が
２０へ５０Ｖ高い。
〔発明の目的〕
本発明の目的は、縦形ＭＯＳトランジスタにおいて、従
来耐圧を高めるためにのみ用いられていた素子外周部を
有効に活用しながら耐圧も高い半導体装置を提供するこ
とである。
〔発明の概要〕
本発明は、従来制圧を高めるためにのみｐ領域等を設け
ていた外周部にもＭＯＳ）ランジスタを形成して素子外
周部を有効に活用するとともに、特に少なくともコーナ
一部を大きな曲率半径のｎチャネル領域で取り囲み、全
体として実質的にリング状の電界集中緩和領域を形成し
、球面接合による電界集中を緩和させ、高耐圧の縦形Ｍ
Ｏ８）ランジスタを得ようとするものである。
〔発明の実施例〕
以下、第３図〜第８図を参照して、本発明の実施例につ
き説明する。
まず、第３図は本発明による縦形ＭＯＳト、７ンジスタ
の平面図である。図において、１３がｎチャネル領域の
表面部分での接合面を示し、１４がｎソース領域の接合
面を示し、その中央部にｐ領域が露出していることは、
従来例と変わらない。
本実施例においては、これら複数のトランジスタ素子の
周囲をｎチャネル領域３５とｎソース領域３６とからな
るリング状のトランジスタ素子で取り囲んである。なお
、斜線部１７はゲート酸化膜１６上に形成した多結晶シ
リコンゲートを示す。
この実施例では、従来耐圧を高めるためにのみｐ領域等
を設けていた外周部もＭＯＳ）ランジスタ素子として利
用するので、有効に活用できるほか、外部への引出し配
線も取シ出せる効果がある。
次に、第４図の実施例は、外周に設けたトランジスタの
リング状ｎチャネル領域のコーナ一部を比較的大きな曲
率半径の円弧状に形成したものである。
このようにすると球面接合による電界集中が緩和され円
筒接合に近づくので、なだれ降伏電圧が高くなシ、よシ
一層高耐圧の縦形ＭＯＳトランジスタが得られる。
また、第４図のｎチャネル領域１３の外形は四辺形で表
わしであるが、そのコーナ一部についても直角形状を避
けるために、コーナ一部の先端を斜めに切った六角形の
構造でもよい。
第５図は、第４図Ａ−Ａで切った断面図である。
この図の点線は、第４図の平面図には示していないが、
ＣＶＤ８ｉ０２膜で、ソース電極接続用開孔部を表わし
ている。
第６図に示したのは、第４図実施例の変形例である。縦
形ＭＯ８）ランジスタの高耐圧化のためには電界集中が
生じるのを避ければよく、それには特に問題となるコー
ナ一部を比較的大きな曲率半径の円弧状に形成すればよ
いから、第６図のように各素子を配置して、実質上リン
グ状のｎチャネル領域で他の素子を取シ囲んでも、第４
図実施例と同様の効果が得られる。
第７図は、リング状ｎチャネル領域に取シ囲まれる内部
の素子が、複数の棒状片を並べた配置になっている例を
示し、第８図は、亀甲形の例を示している。いずれの例
においても内部に取シ囲まれた素子のｎチャネル領域と
外周のリング状ｎチャネル領域との間隔が一定になる方
が、空乏層が滑らかにつながるためには望ましく、内部
に取シ囲まれる素子の形状に応じて外周のｎチャネル領
域３５の内側の形状を変えることが好ましい。
なお、第７図では、棒状片状のチャネル領域が、周辺の
ｎチャネル領域と分離されているが、これが電気的に接
続されていても良い。
素子設計にあたっての仕様上の要求等から各素子の形状
が種々変っても、外周を本発明によるリング状ｐチャネ
ルで取り囲めば、縦形ＭＯ８）ランジスタの耐圧の低下
が避けられる。
なおここでは、ｎチャネル領域について説明したが、導
電型がすべて逆のｎチャネル領域による縦形ＭＯ８）２
ンジスタについても同様の効果が得られることはいうま
でもない。
〔発明の効果〕
本発明では、従来耐圧を高めるためにのみｐ領域等を設
けていた外周部にもＭＯ８Ｉ−ランジスタを形成したの
で、素子外周部を有効に活用できるとともに、特に少な
くともコーナ一部を大きな曲率半径のｐチャネル領域で
取り囲み、全体として実質的にリング状の電界集中緩和
領域を形成し、球面接合による電界集中を緩和したから
、高耐圧の縦形ＭＯＳトランジスタが得られる。
【図面の簡単な説明】
第１図は従来の二重拡散形の縦形ＭＯＳトランジスタの
縦断面図、第２図は第１図ＭＯＳトランジスタの平面図
、第３図は本発明による縦形ＭＯＳトランジスタの平面
図、第４図はリング状ｐチャネルのコーナ一部を円弧状
にした本発明の実施例・の平面図、第５図は第４図のＡ
−Ａで切った縦断面図、第６図はコーナ一部と直線部と
のｐチャネル領域で実質上リング状の外周部を形成した
実施例の平面図、第７図は内部のトランジスタ素子が棒
状の実施例の平面図、第８図は内部のトランジスタ素子
が亀甲状の実施例の平面図である。 １１・・・ｎｇ基板、１２・・・ｎ１領域、１３・・・
ｐチャネル領域、１４・・・ｎソース領域、１６・・・
ゲート酸化膜、１７・・・ゲート電極、１８・・・絶縁
膜、１９・・・ソース電極、２０・・・電流パス、２１
，２３・・・空乏層、２２・・・フィールドプレート、
３５・・・ｐチャネル領域、３６・・・ｎソース領域。 代理人　弁理士　鵜沼辰之 第　１１ 第２図 第３０ 第４１ＥＪ 第５　図 第６図 第７図 第８図

Claims (1)

  1. 【特許請求の範囲】 １、第１導電型基板に第２導電型のチャネル領域と更に
    チャネル領域内に第１導電型のソース領域とを拡散によ
    シ形成し、チャネル領域の拡散の先端付近をチャネル部
    として用いるため表面にゲート酸化膜を介してゲート電
    極を設け、ドレン用の第１導電型の高濃度不純物拡散領
    域を前記第１導電型基板の裏面側に設け、電流をドレン
    領域は縦方向にチャネル領域は横方向に流すような構造
    で、上記チャネル領域を複数個形成して構成する縦形Ｍ
    ＯＳト７ンジスタにおいて、複数個のチャネル領域の最
    外周に実質上リング状のチャネル領域を設けて、残りの
    複数個のチャネル領域を取り囲むことを特徴とする半導
    体装置。 ２、特許請求の範囲第１項において、リング状チャネル
    領域のコーナ一部が比較的曲率半径の大きい円弧状に形
    成されていることを特徴とする半導体装置。 ３、特許請求の範囲第１項または第２項において、最外
    周チャネル領域の直線部とコーナ一部のチャネル領域が
    独立し、実質上リング状になっていることを特徴とする
    半導体装置。 ４゜特許請求の範囲第１項または第２項において、内部
    に取り囲まれているチャネル領域が棒状の素子であるこ
    とを特徴とする半導体装置。 ５、特許請求の範囲第１項または第２項において、内部
    に取り囲まれているチャネル領域が亀甲形の素子で、こ
    のチャネル領域との間隔が一定になるようにリング状チ
    ャネルの内側に突出部を設けたことを特徴とする半導体
    装置。
JP59006450A 1984-01-18 1984-01-18 半導体装置 Pending JPS60150674A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59006450A JPS60150674A (ja) 1984-01-18 1984-01-18 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59006450A JPS60150674A (ja) 1984-01-18 1984-01-18 半導体装置

Publications (1)

Publication Number Publication Date
JPS60150674A true JPS60150674A (ja) 1985-08-08

Family

ID=11638756

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59006450A Pending JPS60150674A (ja) 1984-01-18 1984-01-18 半導体装置

Country Status (1)

Country Link
JP (1) JPS60150674A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5541439A (en) * 1994-11-17 1996-07-30 Xerox Corporation Layout for a high voltage darlington pair
US5545915A (en) * 1995-01-23 1996-08-13 Delco Electronics Corporation Semiconductor device having field limiting ring and a process therefor

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5965483A (ja) * 1982-09-07 1984-04-13 ゼネラル・エレクトリック・カンパニイ 縦型ｍｏｓｆｅｔ装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5965483A (ja) * 1982-09-07 1984-04-13 ゼネラル・エレクトリック・カンパニイ 縦型ｍｏｓｆｅｔ装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5541439A (en) * 1994-11-17 1996-07-30 Xerox Corporation Layout for a high voltage darlington pair
US5545915A (en) * 1995-01-23 1996-08-13 Delco Electronics Corporation Semiconductor device having field limiting ring and a process therefor
US5672528A (en) * 1995-01-23 1997-09-30 Delco Electronics Corporation Method for making semiconductor device having field limiting ring

Similar Documents

Publication Publication Date Title
US8148783B2 (en) Semiconductor device
JP2007157799A (ja) 半導体装置
EP0114435B1 (en) Lateral dmos transistor devices suitable for sourcefollower applications
JPS63252480A (ja) 縦形モス電界効果トランジスタ
JP2009004681A (ja) 半導体装置
JPS60150674A (ja) 半導体装置
JPH01191477A (ja) 電界効果トランジスタ
WO2017090183A1 (ja) 半導体装置
JP2003037263A (ja) 横タイプｍｏｓトランジスタ
JPS58192368A (ja) 高耐圧プレ−ナ型半導体装置
TWI680579B (zh) 電晶體元件
KR20040099460A (ko) 반도체소자 및 그 제조방법
JPH02178975A (ja) Ｍｏｓ型半導体装置
JPS62235785A (ja) 縦型電界効果トランジスタ
JP2015126070A (ja) 半導体装置
JPH02102577A (ja) 高耐圧半導体装置
JPS63177566A (ja) 電界効果トランジスタ
JPH01286367A (ja) 縦型電界効果トランジスタ
JPH0513759A (ja) Ｍｉｓトランジスタ
JPS59228764A (ja) 半導体装置
JP2001094092A (ja) パワーｍｏｓトランジスタ
JPH02102575A (ja) 半導体装置
KR960019785A (ko) Mos형 반도체 장치
JPH0453169A (ja) 半導体保護装置
JPS5858769A (ja) 静電破壊防止保護ダイオ−ド