JPS60146345A - マイクロコンピユ−タのメモリの製造方法 - Google Patents
マイクロコンピユ−タのメモリの製造方法Info
- Publication number
- JPS60146345A JPS60146345A JP59002957A JP295784A JPS60146345A JP S60146345 A JPS60146345 A JP S60146345A JP 59002957 A JP59002957 A JP 59002957A JP 295784 A JP295784 A JP 295784A JP S60146345 A JPS60146345 A JP S60146345A
- Authority
- JP
- Japan
- Prior art keywords
- ram
- rom
- circuit
- memory
- trs
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Memory System (AREA)
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
- Static Random-Access Memory (AREA)
- Microcomputers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は、ＲＯＭおよび）ＬＡＭかうなるマイクロコ
ンピュータのメモリの製造方法に関するものである。
ンピュータのメモリの製造方法に関するものである。
従来、ＲＯＭおよびＲＡＭを内蔵するマイクロコンピュ
ータは多数あるが、ＲＯＭ容量とＲＡ Ｍ容量の比率を
製造時に変更することはできなかった。
ータは多数あるが、ＲＯＭ容量とＲＡ Ｍ容量の比率を
製造時に変更することはできなかった。
すなわち、従来のマイクロコンピュータに内蔵されるメ
モリは、ＲＯＭと）ＬＡＭが全く異なる回路により構成
されているので、ＲＯＭ容量と）ＬＡＭ答量容量造工程
中で変更することは不用能であり、また、ＲＯＭ容量と
ＲＡＭ各量の変更が必要な場合には、新規に設計を行わ
ねはならないなどの欠点があった。
モリは、ＲＯＭと）ＬＡＭが全く異なる回路により構成
されているので、ＲＯＭ容量と）ＬＡＭ答量容量造工程
中で変更することは不用能であり、また、ＲＯＭ容量と
ＲＡＭ各量の変更が必要な場合には、新規に設計を行わ
ねはならないなどの欠点があった。
この発明は、上記のような従来のものの欠点を除去する
ためになされたもので、従来）ｔＡＭとして使用してい
た双安定回路において、一工程をＲＯＭ工程として使用
することによって、使用者の必要に応じて６易にＩＬ
ＯＭ容量とｕｈＭｙ蓋の比率を変更することが呵能なマ
イクロコンピュータのメモリの製造方法を提供すること
を月的としている。
ためになされたもので、従来）ｔＡＭとして使用してい
た双安定回路において、一工程をＲＯＭ工程として使用
することによって、使用者の必要に応じて６易にＩＬ
ＯＭ容量とｕｈＭｙ蓋の比率を変更することが呵能なマ
イクロコンピュータのメモリの製造方法を提供すること
を月的としている。
以下、この発明の一実施例を図面についてａ明する。
Ｍ１図はマイクロコンピュータに内蔵されるメモリ空１
＆１１の構成を示す。第１図において、１１はＲＯＭ（
専用）回路により構成されるＲＯＭ空間、１２はＲＡＭ
（専用）回路により構成されるＲＡＭ空間、１３はこの
発明によるＲＯＭ−ＲＡＭプログラムμ■能な共用空間
である。
＆１１の構成を示す。第１図において、１１はＲＯＭ（
専用）回路により構成されるＲＯＭ空間、１２はＲＡＭ
（専用）回路により構成されるＲＡＭ空間、１３はこの
発明によるＲＯＭ−ＲＡＭプログラムμ■能な共用空間
である。
第２図は第１図における共用空間１３をＲＯＭとして用
いた場合のメモリ空間を示す。この図において、２１は
ＲＯＭ空間、２２はＲＡＭ空間である。
いた場合のメモリ空間を示す。この図において、２１は
ＲＯＭ空間、２２はＲＡＭ空間である。
第３図は第１図における共用空間１３をＲＡＭとして用
いた場合のメモリ空間を示す。この図において、３１は
ＲＯＭ空間、３２はＲＡＭ空間である。
いた場合のメモリ空間を示す。この図において、３１は
ＲＯＭ空間、３２はＲＡＭ空間である。
第４図は共用空間１３の具体的回路構成を示す。
この図において、４１は読み出し回路、４２゜４３はア
ドレス選択用のエンハンスメント型のトランジスタ、４
４．４５はエンハンスメント型のトランジスタである。
ドレス選択用のエンハンスメント型のトランジスタ、４
４．４５はエンハンスメント型のトランジスタである。
４６．４７はトランジスタで、この回路をＲＡ Ｍとし
て用いる場合には両方ともデプレッション型トランジス
タで構成され、この回路をＲＯＭとして用いる場合には
片方はデプレッション型トランジスタ、もう片方はエン
ハンスメント型トランジスタで構成される。４８゜４９
は接続点である。接続点４９が”Ｈ”電位の場合を”ｌ
”とする。
て用いる場合には両方ともデプレッション型トランジス
タで構成され、この回路をＲＯＭとして用いる場合には
片方はデプレッション型トランジスタ、もう片方はエン
ハンスメント型トランジスタで構成される。４８゜４９
は接続点である。接続点４９が”Ｈ”電位の場合を”ｌ
”とする。
トランジスタ４６．４７がともにデプレッション型トラ
ンジスタの場合、トランジスタ４４，４５゜４６．４７
は双安定回路を形成し、ＲＡＭとして使用される。トラ
ンジスタ４６のみがデプレッション型トランジスタの場
合、トランジスタ４１は常にオフ状態となるため、接続
点４８は常に“Ｈ”、接続点４９は常に”Ｌ”、したが
って、読み出されるデータは常に“０″である。トラン
ジスタ４１のみがデプレッション型トランジスタの場合
には、読み出されるデータは常に”ｌ”である。
ンジスタの場合、トランジスタ４４，４５゜４６．４７
は双安定回路を形成し、ＲＡＭとして使用される。トラ
ンジスタ４６のみがデプレッション型トランジスタの場
合、トランジスタ４１は常にオフ状態となるため、接続
点４８は常に“Ｈ”、接続点４９は常に”Ｌ”、したが
って、読み出されるデータは常に“０″である。トラン
ジスタ４１のみがデプレッション型トランジスタの場合
には、読み出されるデータは常に”ｌ”である。
なお、上記実施例では、ＲＯＭ工程としてチャネルドー
プを用いた例を示したが、ＲＯＭ工程としてフィールド
またはコンタクトとを用いてもよい。この場合には、ト
ランジスタ４６．４７はデプレッション型トランジスタ
で構成され、トランジスタ４６，４７のドレインと＊＃
、の接続の有無をフィールド工程またはコンタクト工程
で切り換えることにより、上記実施例と同様の効果を得
ることができる。
プを用いた例を示したが、ＲＯＭ工程としてフィールド
またはコンタクトとを用いてもよい。この場合には、ト
ランジスタ４６．４７はデプレッション型トランジスタ
で構成され、トランジスタ４６，４７のドレインと＊＃
、の接続の有無をフィールド工程またはコンタクト工程
で切り換えることにより、上記実施例と同様の効果を得
ることができる。
以上説明したように、この発明によれは、あらかじめ共
用空間を設けておき、ＲＡＭとして使用するか、ＲＯＭ
として使用するかにより７リツプフロツプを構成するト
ランジスタをともにデプレッションＵＫするか、あるい
は−万をエンハンスメント型に他方をデプレッション型
にすることにより、内蔵されるＲＯＭ谷量６｝ＬＡＮ容
量の比率を製造時に変更できる効果がある。
用空間を設けておき、ＲＡＭとして使用するか、ＲＯＭ
として使用するかにより７リツプフロツプを構成するト
ランジスタをともにデプレッションＵＫするか、あるい
は−万をエンハンスメント型に他方をデプレッション型
にすることにより、内蔵されるＲＯＭ谷量６｝ＬＡＮ容
量の比率を製造時に変更できる効果がある。
第１図、鶴２図、第３図はこの発明の一実施例によるマ
イクロコンピュータに内蔵されるメモリ空間の構成を示
す図、第４図はこの発明によるＲＯＭ、ＲＡＭプログラ
ム可能な空１赫】の１個のメモリの回路構成を示す図で
ある。 図中、１１，２１．３１はＲＯＭ空間、１２゜２２．３
２はＲＡＭ空間、１３は共用空間、４１は読み出し回路
、４２．４３はアドレス選択用の二／へンスメント型ト
ランジスタ、４４．４５はエンハンスメント型トランジ
スタ、４６．４７は製造時にデプレッション型、エンハ
ンスメント型が決定されるトランジスタ、４８．４９は
接続点である。 代理人 大岩増雄 （外２名）
イクロコンピュータに内蔵されるメモリ空間の構成を示
す図、第４図はこの発明によるＲＯＭ、ＲＡＭプログラ
ム可能な空１赫】の１個のメモリの回路構成を示す図で
ある。 図中、１１，２１．３１はＲＯＭ空間、１２゜２２．３
２はＲＡＭ空間、１３は共用空間、４１は読み出し回路
、４２．４３はアドレス選択用の二／へンスメント型ト
ランジスタ、４４．４５はエンハンスメント型トランジ
スタ、４６．４７は製造時にデプレッション型、エンハ
ンスメント型が決定されるトランジスタ、４８．４９は
接続点である。 代理人 大岩増雄 （外２名）
Claims (1)
- ＲＯＭおよびＲＡＭからなるマイクロコンピュータのメ
モリにおいて、前記ＲＡＭとＲＯＭのはかＫあらかじめ
ＭＯＳ）ランジスタを用いた多数の７リツプフロツプか
らなる共用空間を設けておき、この共用空間をＲＡＭと
して使用する場合には前記各ＭＯ８）ランジスタをデプ
レッション型に構成し、また、前記共用空間を）ＬＯＭ
として使用する場合には前記各ＭＯＳトランジスタの一
方ヲ汗ンハンスメント型、他方をデプレッション型に構
成することを特徴とするマイクロコンピュータのメモリ
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59002957A JPS60146345A (ja) | 1984-01-09 | 1984-01-09 | マイクロコンピユ−タのメモリの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59002957A JPS60146345A (ja) | 1984-01-09 | 1984-01-09 | マイクロコンピユ−タのメモリの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60146345A true JPS60146345A (ja) | 1985-08-02 |
Family
ID=11543842
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59002957A Pending JPS60146345A (ja) | 1984-01-09 | 1984-01-09 | マイクロコンピユ−タのメモリの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60146345A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02214154A (ja) * | 1989-02-15 | 1990-08-27 | Matsushita Electric Works Ltd | 半導体メモリ |
-
1984
- 1984-01-09 JP JP59002957A patent/JPS60146345A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02214154A (ja) * | 1989-02-15 | 1990-08-27 | Matsushita Electric Works Ltd | 半導体メモリ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS60146345A (ja) | マイクロコンピユ−タのメモリの製造方法 | |
| JPH07235612A (ja) | 半導体装置のメモリセル構造 | |
| JPS59100562A (ja) | 読み出し専用半導体記憶装置の製造方法 | |
| JPS5813519Y2 (ja) | 半導体記憶装置 | |
| JPH1084092A (ja) | 半導体集積回路 | |
| JPH0689989A (ja) | 半導体集積回路装置 | |
| JPH0319267A (ja) | 半導体集積回路装置 | |
| JPS5893370A (ja) | Ｍｏｓデバイス | |
| JPS587300U (ja) | 半導体集積回路 | |
| JP2920320B2 (ja) | ゲートアレイの基本セル | |
| JPH03269894A (ja) | 半導体記憶装置 | |
| JPS63128644A (ja) | 半導体装置のオプシヨン切換回路 | |
| JPH0347589B2 (ja) | ||
| JPS5978562A (ja) | Ｒｏｍアレイ | |
| JPH02294066A (ja) | 読出し専用メモリ | |
| JPS61224195A (ja) | ダイナミツク型半導体記憶装置 | |
| JPS58195321A (ja) | オア型論理回路 | |
| JPH1084087A (ja) | 半導体記憶回路 | |
| JPS6193896U (ja) | ||
| JPH04167464A (ja) | 半導体メモリ装置 | |
| JPH03131065A (ja) | 半導体メモリ装置 | |
| JPS617841U (ja) | リ−ドスイツチ装置 | |
| JPH01208840A (ja) | 半導体集積回路装置 | |
| JPH0394465A (ja) | 半導体装置の製造方法 | |
| JPS63184994A (ja) | 半導体集積回路 |