JPS60145618A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS60145618A
JPS60145618A JP59002153A JP215384A JPS60145618A JP S60145618 A JPS60145618 A JP S60145618A JP 59002153 A JP59002153 A JP 59002153A JP 215384 A JP215384 A JP 215384A JP S60145618 A JPS60145618 A JP S60145618A
Authority
JP
Japan
Prior art keywords
mark
semiconductor device
wafer
alignment
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59002153A
Other languages
English (en)
Inventor
Makoto Kitakata
北方 誠
Kohei Eguchi
江口 公平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Nippon Electric Co Ltd filed Critical NEC Corp
Priority to JP59002153A priority Critical patent/JPS60145618A/ja
Publication of JPS60145618A publication Critical patent/JPS60145618A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は半導体装置を製造する工程において使用する目
合せマークに関するものである。
半導体装置を製造する工程において、ホトマスクを用い
た写真蝕刻法が広く用いられており、個個の工程間を目
合せすることが必要である。このため、能動的機能を果
すべく製造される半導体装置を形成するパターンとは別
に、目合せのためのパターンをホトマスク上に設け、前
工程により形成されたウェハー上のパターンと組合せて
目合ぜマークとなし1両者間の位置合わせにより目合せ
tなすことが行なわれている。
従来、目合せ操作に用いられる目合せマークとしては、
第1図に示されるような矩形を特徴とするものが用いら
れいた。第1図において、矩形3は半導体ウェハー上の
目合せマークであり、1はマスクで、素子形成パターン
および目合せマークとしての矩形パターン2以外はクロ
ム等金属ip被覆され、矩形2と3とを用いて、目合せ
を行なうものである。この目的には、矩形2は矩形3に
対して、ある有限の間隙を設定して、形状設計されるが
一般的である。
第1図に示される従来の目合せマークでは、その間隙は
、矩形の一辺上で同一長であシ、第1図中、間NAB及
びA/ B/又間隙CD及びC’ D’は同一長である
。この目合せマークでは、間隙ABと間隙EFを同長に
するよう、ホトマスク上の矩形2とウェハー上の矩形3
の位置合せを行なう。
位置合わせ操作を人間が行なう際には、間隙ABと間隙
EFi個別に定量し比、較するのではなく、矩形2と矩
形3で形成される間隙の非対称性に対するパターン認識
を利用したものである。
本発明は目合せのそれのパターン認識をよシ容易に行え
るように改良した方法を提供することを目的とし、以下
、図面によシ本発明を詳述する。
第2図は本発明の原理を示す。すなわち、従来、平行な
間隙を用いていたのに対し、自身または延長線が斜交す
る2つの直線からなる頂角を有する形状では、マスク1
′上の明部2′とウェノ・−上のマーク3′とによって
形成される間隙は、AB力方向は長さノ、であるが、C
D方向では長さ11でありs l’t よシも大きな量
となシ、シかも、その間隙はテーパーをもつ。したがっ
て、目合せずれによるパターン変化をパターン認識上増
大させることができる。
第3図は本発明の一実施例であシ、ウェノ・−上のマー
ク3′とマスクの明部2′とは頂角が異なるひし形とし
、これらを用いて目合せしている。
又、直線的なテーパーのみでなく、直線と内弧し、曲率
の異なる円弧の組合せにおいても、同様の効果が期待で
きる。第4図が曲率の異なる円弧の組合せであシ、第5
図は直線と円弧の組合せである。
さらに、第3図、第4図に示す実施例において対称性を
考慮すると、第6図のように、一対の目合せマークを彼
数個配置するのも効果的である。ウェハー上パターンと
してはシリコン酸化膜、窒化膜、金属の付着等、段差加
工を用いることができる。
【図面の簡単な説明】
第1図は従来の目合せマークの平面図、第2図は本発明
の原理を示す平面図、第3図、第4図、第5図、第6図
はそれぞれ本発明の実施例金示す平面図である。 1.1′・・・・・・ホトマスク暗部(クロム向)、2
゜2′・・・・・・ホトマスク明部(ガラス面)、3.
3’・・・・・・ウェハー上パターン。

Claims (1)

  1. 【特許請求の範囲】 1、半導体ウェーハ上の目合せマークとホトマスク上の
    目合せマークとを用いて前記半導体ウェーハと前記ホト
    マスクとの位置合せをする半導体装置の製造方法におい
    て、前記二つの目合せマークに少なくとも三箇所で接す
    るような二つの図形パターンを用いたことを特徴とする
    半導体装置の製造方法。 2 前記二つの図形パターンのそれぞれは斜交する二つ
    の線分を有し、かつその斜交角が前記二つの図形パター
    ンで異なっていることを特徴とする特許請求の範囲!1
    項記載の半導体装置の製造方法。 3、前記二つの図形パターンのそれぞれは円弧を有し、
    かつその円弧の曲率が異なっていることを特徴とする特
    許請求の範囲第1項記載の半導体装置の製造方法。 4、前記二つの図形パターンの一方は斜交する二つの線
    分を有し、他方はその二つの線分に内接する円弧を有す
    ることを特徴とする特許請求の範囲第1項記載の半導体
    装置の製造方法。
JP59002153A 1984-01-10 1984-01-10 半導体装置の製造方法 Pending JPS60145618A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59002153A JPS60145618A (ja) 1984-01-10 1984-01-10 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59002153A JPS60145618A (ja) 1984-01-10 1984-01-10 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPS60145618A true JPS60145618A (ja) 1985-08-01

Family

ID=11521406

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59002153A Pending JPS60145618A (ja) 1984-01-10 1984-01-10 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS60145618A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62247525A (ja) * 1986-04-18 1987-10-28 Mitsubishi Electric Corp アライメント方法
JP2008089063A (ja) * 2006-09-29 2008-04-17 Honda Motor Co Ltd 変速装置
JP2010147253A (ja) * 2008-12-18 2010-07-01 Nippon Telegr & Teleph Corp <Ntt> 位置合わせ方法、ホトマスクおよびウエハ

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62247525A (ja) * 1986-04-18 1987-10-28 Mitsubishi Electric Corp アライメント方法
JPH0523490B2 (ja) * 1986-04-18 1993-04-02 Mitsubishi Electric Corp
JP2008089063A (ja) * 2006-09-29 2008-04-17 Honda Motor Co Ltd 変速装置
JP2010147253A (ja) * 2008-12-18 2010-07-01 Nippon Telegr & Teleph Corp <Ntt> 位置合わせ方法、ホトマスクおよびウエハ

Similar Documents

Publication Publication Date Title
JPS60145618A (ja) 半導体装置の製造方法
JPS61170032A (ja) 集積回路のマスク位置合せ用アライメントマ−ク
JP2773708B2 (ja) 露光用マスク
JPS56169329A (en) Manufacture of integrated circuit
JPS62247525A (ja) アライメント方法
JPH0438355Y2 (ja)
JPS5963728A (ja) 半導体装置の製造方法
JP2979731B2 (ja) 半導体装置
JPS62112325A (ja) アライメントマ−クを有する半導体装置の製造方法
JPH0242741A (ja) 半導体装置
JPS6161418A (ja) パタ−ン合わせ方法
JPH021106A (ja) パターン形成方法
JPS583229A (ja) 半導体装置の製造方法
KR950012587A (ko) 반도체 장치의 제조방법
JPH02264448A (ja) 半導体集積回路
JPH01126651A (ja) フォトマスク
JPH04133413A (ja) 半導体集積回路装置及び製造方法
JPH03283528A (ja) 半導体集積回路装置
KR950027935A (ko) 중첩마진 향상을 위한 포토마스크 제조방법
JPH11214283A (ja) 重ね合せマーク
JPH01282816A (ja) 半導体製造装置
JPS6347925A (ja) 半導体装置の製造方法
JPH0370308A (ja) 弾性表面波デバイス用マスクパターン
JPH0231412A (ja) 半導体装置の製造方法
JPH0194616A (ja) ウエハーアライメントマーク