JPS6014451A - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JPS6014451A JPS6014451A JP58122875A JP12287583A JPS6014451A JP S6014451 A JPS6014451 A JP S6014451A JP 58122875 A JP58122875 A JP 58122875A JP 12287583 A JP12287583 A JP 12287583A JP S6014451 A JPS6014451 A JP S6014451A
- Authority
- JP
- Japan
- Prior art keywords
- region
- collector
- base
- contact
- island
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
- H10W10/01—Manufacture or treatment
- H10W10/031—Manufacture or treatment of isolation regions comprising PN junctions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
- H10W10/30—Isolation regions comprising PN junctions
Landscapes
- Bipolar Transistors (AREA)
- Element Separation (AREA)
- Bipolar Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（イ）産業上の利用分野
本発明は半導体集積回路、特にコレクタベースショート
型ダイオードの寄生効果を抑制する改良に関する。
型ダイオードの寄生効果を抑制する改良に関する。
（ロ）従来技術
従来モノリシック集積回路に組み込まれるＮＰＮトラン
ジスタヲ用いたコレクタベースショート型ダイオードは
第１図に示す如く、Ｐ型半導体基板（１）と、コレクタ
領域となるＮＷエピタキシャル層（２）と、エピタキシ
ャル層（２）を複数の島領域（３）に分離するＰ凰分離
領域（４）と、島領域（３）底面に設けられた虻型埋め
込み層（５］と、島領域（３）表面に２重拡散されたＰ
型ベース領域（６）およびＮ 型エミ（８）と、エミッ
タ領域（７）とオーミック接触するカソード電極（９）
と、ベース領域（６）およびコンタクト領域（８）にオ
ーミック接触するアノード電極ＱＯ）から構成されてい
る。なお隣接する島領域（３）には他のＮＰＮ）ランジ
スタが形成されている。
ジスタヲ用いたコレクタベースショート型ダイオードは
第１図に示す如く、Ｐ型半導体基板（１）と、コレクタ
領域となるＮＷエピタキシャル層（２）と、エピタキシ
ャル層（２）を複数の島領域（３）に分離するＰ凰分離
領域（４）と、島領域（３）底面に設けられた虻型埋め
込み層（５］と、島領域（３）表面に２重拡散されたＰ
型ベース領域（６）およびＮ 型エミ（８）と、エミッ
タ領域（７）とオーミック接触するカソード電極（９）
と、ベース領域（６）およびコンタクト領域（８）にオ
ーミック接触するアノード電極ＱＯ）から構成されてい
る。なお隣接する島領域（３）には他のＮＰＮ）ランジ
スタが形成されている。
従来上述したＮＰＮ）ランジスタでは寄生効果が発生し
その防止策が採られていた。これはＮＰ、Ｎトランジス
タが飽和領域に入ると、コレクタ領域（３）がベース領
域（６）より電位が低くなり、その差が０．６Ｖ近辺に
なるとベース領域（６）コレクタ領域（３）および基板
（１）で形成される寄生ＰＮＰ ）ランジスタがオンす
るものであった。しかしながらコレクタベースショート
型ダイオードではベース領域（６）とコレクタ領域（３
）とがショートされていて同電位であるので、電位差が
発生せず寄生効果は生じないものと考えられていた。
その防止策が採られていた。これはＮＰ、Ｎトランジス
タが飽和領域に入ると、コレクタ領域（３）がベース領
域（６）より電位が低くなり、その差が０．６Ｖ近辺に
なるとベース領域（６）コレクタ領域（３）および基板
（１）で形成される寄生ＰＮＰ ）ランジスタがオンす
るものであった。しかしながらコレクタベースショート
型ダイオードではベース領域（６）とコレクタ領域（３
）とがショートされていて同電位であるので、電位差が
発生せず寄生効果は生じないものと考えられていた。
ところが斯るダイオードもトランジスタとしての動作を
行う文めコレクタ領域（３）内の抵抗でコレクタ電流に
より電圧降下が発生することが明らかとなり、ベース領
域（６）とコレクタ領域（３）は同電位でないことが分
った。その結果コレクタベースショート型ダイオードに
おいても寄生ＰＮＰ ｌ−ランジスタが図示の如く生じ
る。この寄生ＰＮＰ）ランジスタのもれ電流によりその
まわりの基板（１）の電位がＯｖより持ち上がり種々の
悪影響を及ぼす。
行う文めコレクタ領域（３）内の抵抗でコレクタ電流に
より電圧降下が発生することが明らかとなり、ベース領
域（６）とコレクタ領域（３）は同電位でないことが分
った。その結果コレクタベースショート型ダイオードに
おいても寄生ＰＮＰ ｌ−ランジスタが図示の如く生じ
る。この寄生ＰＮＰ）ランジスタのもれ電流によりその
まわりの基板（１）の電位がＯｖより持ち上がり種々の
悪影響を及ぼす。
この等価回路図を第２図に示す。第２図でＤは本只のコ
レクタベースショート型のダイオードであり、Ｑは寄生
ＰＮＰ ）ランジスクである。
レクタベースショート型のダイオードであり、Ｑは寄生
ＰＮＰ ）ランジスクである。
（ハ）発明の目的
本発明は断点に鑑みてなされ、寄生効果を抑制したコレ
クタベースショート型ダイオードを実現するものである
。
クタベースショート型ダイオードを実現するものである
。
に）発明の構成
本発明による半導体集積回路は第３図及び第４図に示す
如（、Ｐ型の半導体基板０υとＮ型のエピタキシャル層
（１渇とエピタキシャル層（１カを島領域０３）に分離
するＰ型の分離領域（１４）とＮ型の埋め込み層叫と島
領域α３）表面のＰ型のベース領域（１６）およびＮ型
のエミッタ領域α力とベース領域叫に隣接して設けたＮ
ｕのコレクタコンタクト領域（へ）とカソード電極翰お
よびアノード電極舛とを具備するコレクタベースショー
ト型ダイオードに於いて、ベース領域ａＯを囲むＰ型の
捕獲領域（２υとこれに隣接するイ糖のコンタクト領域
（２匂とを設は両者を接続電極（ハ）でオーミック接続
して構成されている。
如（、Ｐ型の半導体基板０υとＮ型のエピタキシャル層
（１渇とエピタキシャル層（１カを島領域０３）に分離
するＰ型の分離領域（１４）とＮ型の埋め込み層叫と島
領域α３）表面のＰ型のベース領域（１６）およびＮ型
のエミッタ領域α力とベース領域叫に隣接して設けたＮ
ｕのコレクタコンタクト領域（へ）とカソード電極翰お
よびアノード電極舛とを具備するコレクタベースショー
ト型ダイオードに於いて、ベース領域ａＯを囲むＰ型の
捕獲領域（２υとこれに隣接するイ糖のコンタクト領域
（２匂とを設は両者を接続電極（ハ）でオーミック接続
して構成されている。
（ホ）実施例
本発明に依れば、Ｐ型のシリコン半導体基板（１１）と
、基板（１１）上に設けられたＮ型のエピタキシャル層
Ｑりと、エピタキシャル層（１２１を複数の島領域ａ３
に分離するＰ型の分離領域α４）と、島領域（１３１の
底面に設けられたＮ型の埋め込み層（１５１と、埋め込
み層（１ツ上の島領域（１３１表面に２重拡散して形成
されたＰ型のベース領ＭとＮ型のエミッタ領域αηと、
ベース領域←６）に隣接して島領域（１３１表面に形成
され？、＝Ｎ型のコレクタコンタクト領域ａネと、エミ
ッタ領域（１７）にオーミック接触したカソード電極（
ｌ■と、ベース領域（Ｌ６１お“よびコレクタコンタク
ト領域叫にオーミック接触したアノード電極（２０）と
を具備するコレクタベースショート型ダイオードを設け
、ベース領域（１６１エミツタ領域（１７）およびコレ
クタコノタクト領域賭な囲む島領域（１３１表面に設け
たＰ型の捕獲領域（２１）と、この捕獲領域Ｃ２Ｄの外
側にこれと隣接して設けたＮ型のコンタクト領域（２２
１と、捕獲領域Ｑ刀とコンタクト領域（２３とをオーミ
ック接続する接続電極（ハ）より成る。
、基板（１１）上に設けられたＮ型のエピタキシャル層
Ｑりと、エピタキシャル層（１２１を複数の島領域ａ３
に分離するＰ型の分離領域α４）と、島領域（１３１の
底面に設けられたＮ型の埋め込み層（１５１と、埋め込
み層（１ツ上の島領域（１３１表面に２重拡散して形成
されたＰ型のベース領ＭとＮ型のエミッタ領域αηと、
ベース領域←６）に隣接して島領域（１３１表面に形成
され？、＝Ｎ型のコレクタコンタクト領域ａネと、エミ
ッタ領域（１７）にオーミック接触したカソード電極（
ｌ■と、ベース領域（Ｌ６１お“よびコレクタコンタク
ト領域叫にオーミック接触したアノード電極（２０）と
を具備するコレクタベースショート型ダイオードを設け
、ベース領域（１６１エミツタ領域（１７）およびコレ
クタコノタクト領域賭な囲む島領域（１３１表面に設け
たＰ型の捕獲領域（２１）と、この捕獲領域Ｃ２Ｄの外
側にこれと隣接して設けたＮ型のコンタクト領域（２２
１と、捕獲領域Ｑ刀とコンタクト領域（２３とをオーミ
ック接続する接続電極（ハ）より成る。
本発明の特徴は捕獲領域（２＋）及びコンタクト領域（
２りにある。捕獲領域（２１）はベース領域（１６）と
同時に拡散して形成される。コンタクト領域（２力はコ
レクタコンタクト領域０８１と同時に拡散して形成され
る。
２りにある。捕獲領域（２１）はベース領域（１６）と
同時に拡散して形成される。コンタクト領域（２力はコ
レクタコンタクト領域０８１と同時に拡散して形成され
る。
コンタクト領域＠を設ける位置はコレクタ領域（１３）
での電圧降下が発生している部分でなければならず、具
体的には第４図の様にコレクタコンタクト領域（へ）よ
り離間したエミッタ領域（１７）と対向する捕獲領域（
２Ｉ）の外側に設けている。また捕獲領域（２］）とコ
ンタクト領域翰を短絡する様接続電極（ハ）を形成して
いる。接続電極（ハ）は捕獲領域（２］）上にオーミッ
ク接触して延在させても良い。
での電圧降下が発生している部分でなければならず、具
体的には第４図の様にコレクタコンタクト領域（へ）よ
り離間したエミッタ領域（１７）と対向する捕獲領域（
２Ｉ）の外側に設けている。また捕獲領域（２］）とコ
ンタクト領域翰を短絡する様接続電極（ハ）を形成して
いる。接続電極（ハ）は捕獲領域（２］）上にオーミッ
ク接触して延在させても良い。
本発明の構造に依れば、捕獲領域（２１）で捕えたホー
ルは接続電極（ハ）を介してコンタクト領域ｃ！４から
コレクタ領域Ｑ３）に戻されトランジスタ動作により消
費される。本発明の特徴はコンタクト領域（２りをコレ
クタ領域（１３）内の最も電位の低い部分に形成し且つ
接続電極（２３）で捕獲領域ＣＤと接続されているので
、捕獲領域（２１）の電位も低くなりホールを有効に捕
獲できる点にある。この結果コレクタコンタクト領域（
１８）がベース領域（１６１より低い電位でなければな
らない制約を除去でき、寄生効果を有効に抑制できる。
ルは接続電極（ハ）を介してコンタクト領域ｃ！４から
コレクタ領域Ｑ３）に戻されトランジスタ動作により消
費される。本発明の特徴はコンタクト領域（２りをコレ
クタ領域（１３）内の最も電位の低い部分に形成し且つ
接続電極（２３）で捕獲領域ＣＤと接続されているので
、捕獲領域（２１）の電位も低くなりホールを有効に捕
獲できる点にある。この結果コレクタコンタクト領域（
１８）がベース領域（１６１より低い電位でなければな
らない制約を除去でき、寄生効果を有効に抑制できる。
第５図は本発明の等価回路図であり、Ｄは本来のコレク
タベースショート型のダイオードであり、Ｑは寄生ＰＮ
Ｐ ）ランジスタである。本発明の特徴は寄生ＰＮＰ）
ランジスメのコレクタからダイオードＤのコレクタへの
帰還路を設けたことにある。
タベースショート型のダイオードであり、Ｑは寄生ＰＮ
Ｐ ）ランジスタである。本発明の特徴は寄生ＰＮＰ）
ランジスメのコレクタからダイオードＤのコレクタへの
帰還路を設けたことにある。
（へ）本発明の効果
本発明に依ればコレクタベースショート型のダイオード
の寄生効果を捕獲領域（２１）コンタクト領域（２２１
および接続電極（２３）で形成した帰還ループで有効に
抑制できる。またコンタクト領域（２りをコレクタ領域
（１３１の最も電位の低いところに形成することにより
もれ電流を有効に回収でき寄生効果を有効に抑えられる
。
の寄生効果を捕獲領域（２１）コンタクト領域（２２１
および接続電極（２３）で形成した帰還ループで有効に
抑制できる。またコンタクト領域（２りをコレクタ領域
（１３１の最も電位の低いところに形成することにより
もれ電流を有効に回収でき寄生効果を有効に抑えられる
。
第１図は従来例を説明する断面図、第２図は従来例の等
価回路図、第３図および第４図は本発明を説明する断面
図および上面図、第５図は本発明の等価回路図である。 主な図番の説明 α１）はＰ型半導体基板、 ０２はＮ型エピタキシャル
層、 （１狙家島領域、 （１４）はＰ型分離領域、
（１０）はＰ型ベース領域、 （ｌηはＮ型エミッタ領
域、α８）はＮ型コレクタコンタクト領域、 ＱυはＰ
型捕獲領域、 （２２１はＮ型コンタクト領域、 （ハ
）は接続電極である。 第４Ｉ２１
価回路図、第３図および第４図は本発明を説明する断面
図および上面図、第５図は本発明の等価回路図である。 主な図番の説明 α１）はＰ型半導体基板、 ０２はＮ型エピタキシャル
層、 （１狙家島領域、 （１４）はＰ型分離領域、
（１０）はＰ型ベース領域、 （ｌηはＮ型エミッタ領
域、α８）はＮ型コレクタコンタクト領域、 ＱυはＰ
型捕獲領域、 （２２１はＮ型コンタクト領域、 （ハ
）は接続電極である。 第４Ｉ２１
Claims (1)
- （１）−導電型の半導体基板と該基板上に設けられたコ
レクタ領域となる逆導電型のエピタキシャル層と該エピ
タキシャル層を島領域に分離する一導電型の分離領域と
該島領域底面に設けられた逆導電型の埋め込み層と該埋
め込み層上の前記島領域表面に形成された一導電型のベ
ース領域と該ベース領域表面に形成された通導’を型の
エミッタ領域と前記ベース領域に隣接して設けた通導亀
裂のコレクタコンタクト領域と前記エミッタ領域にオー
ミック接触しにカソード電極と前記ベース領域およびコ
レクタコンタクト領域にオーミック接触したアノード電
極とを具備したコレクタベースショート型ダイオードに
於いて、前記ベース領域を囲む様に一導電型の捕獲領域
を設は該捕獲領域と前記島領域をオーミック接続するこ
とを特徴とする半導体集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58122875A JPS6014451A (ja) | 1983-07-05 | 1983-07-05 | 半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58122875A JPS6014451A (ja) | 1983-07-05 | 1983-07-05 | 半導体集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6014451A true JPS6014451A (ja) | 1985-01-25 |
Family
ID=14846787
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58122875A Pending JPS6014451A (ja) | 1983-07-05 | 1983-07-05 | 半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6014451A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55158663A (en) * | 1979-05-29 | 1980-12-10 | Sanyo Electric Co Ltd | Transistor |
-
1983
- 1983-07-05 JP JP58122875A patent/JPS6014451A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55158663A (en) * | 1979-05-29 | 1980-12-10 | Sanyo Electric Co Ltd | Transistor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0347593B2 (ja) | ||
| KR100208632B1 (ko) | 반도체 집적 회로 및 그 제조 방법 | |
| JPS6229904B2 (ja) | ||
| JPH049378B2 (ja) | ||
| JPH06104459A (ja) | 半導体装置 | |
| JPS5917544B2 (ja) | 半導体集積回路 | |
| JPS6014451A (ja) | 半導体集積回路 | |
| JPH055373B2 (ja) | ||
| JP2683302B2 (ja) | 半導体装置 | |
| JPH0322693B2 (ja) | ||
| JPS6359262B2 (ja) | ||
| JPS6014450A (ja) | 半導体集積回路 | |
| JPH0440273Y2 (ja) | ||
| JPH0474478A (ja) | ダイオード | |
| JPH02220445A (ja) | 半導体装置 | |
| JPS62104068A (ja) | 半導体集積回路装置 | |
| KR100281556B1 (ko) | 이종접합 쌍극자 트랜지스터를 이용한 집적화된 주입논리 소자제조 방법 | |
| JPS61208260A (ja) | 半導体装置 | |
| JPS6223466B2 (ja) | ||
| KR100591247B1 (ko) | 이종접합 전계효과 트랜지스터 및 그 제조방법 | |
| JPS61150383A (ja) | 半導体装置 | |
| JPS6364058B2 (ja) | ||
| JPH09116021A (ja) | 半導体集積回路とその製造方法 | |
| JPS63204646A (ja) | 半導体装置 | |
| JPS6350870B2 (ja) |