JPS60142638A - 同一周波数での信号向け、特に信号復調器向けのデジタル式位相同期装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は同一周波数での信号向け、とくに信号復調器用
けのデジタル位相同期装置に関する。

同一周波数での２つの信号を位相同期化することが必要
な回路の代表例には周知の通り、低減周波数基準信号が
まず周波数多重化され、次に変調信号と位相同期化され
てビートするよう（３） にされ、予測される目的に適した復調信号を得るように
する復調器がある。これは例えば、利用可能な基準周波
数が１５．６ＫＨｚであり、変調順送波（マスクトーン
）の周波数が基準周波数の３．５倍である約５４．７Ｋ
Ｈｚであるテレビ受像機にて利用される。

このような復調器においては、基準信号の周波数多重化
は通常ＰＬＬシステム（フェーズロックループ）によっ
て達成される。このシステムではＶＣＯ発振器（電圧制
御発振器）は復調されるべき変調信号の搬送波の周波数
にて発振するようにされ、それにより、上述の変調信号
と共にビートするようにされるいわゆる「復元搬送波」
、を発生せしめる。このようなＰＬＬシステムではＶＣ
Ｏ発振器は基準信号とＶＣＯ発振器の出力信号との間の
位相比較による誤り信号により制御される電圧により制
御され、上記信号間の周波数比と等しい因数で周波数分
割される。テレビ受像機の場合この比率、ひいては周波
数分割因数は例えば３．５である。

（４） 場合によって、３．５の周波数分割がやや困難な時は、
ＶＣＯを変調信号の周波数の倍数の周波数で発生せしめ
、次に周波数分割を介して前記多重周波数から、変調信
号と等しい周波数で所望の「復元搬送波」が得られる。

ＶＣＯ発振器の出力信号も前記出力信号と基準信号間の
周波数比と等しい因数でさらに周波数分割され、基準信
号との位相比較およびひいてはＶＣＯ発振器用の制御電
圧の発生に有効な信号を得る。とくにテレビ受像機用に
は、基準周波数の１１２倍に等しい周波数で発振し、前
記周波数は「復元搬送波ゴを得るために３２で分割され
、かつ基準信号との位相比較に有効な信号を得るために
１１２で分割される形式のＶＣＯ発振器が通常は使用さ
れる。

上記の場合、「ビート」される同一周波数での２つの信
号（すなわち復元搬送波と変調信号）の位相同期化は「
ビート」から位相差指示信号を得ることにより、アナロ
グシステムにより達成され、前記アナログシステムは適
宜の回路に（５） より、必要ならばその発振周波数を偏向するためｖＣＯ
発進器にて作動せしめられる。

他方では種々の理由から、場合によりアナログシステム
ではなくデジタルシステムを使用する方が望ましいこと
も公知である。

従って本発明の目的は、デジタル回路を使用した、とく
に信号復調器用の（ただしこれに限定されず）位相同期
装置を実現することである。

本発明にもとずき、この目的はデジタル信号の整流の瞬
間を前進させかつ遅延させるための前進／遅延回路より
構成され、前記回路は周波数発生器と周波数分割器との
間に挿入され、位相検出器は同一周波数での前記信号間
のフェーズ・エラーを検出可能であり、かつデジタル誤
り検出器は前記フェーズ・エラーを整流の瞬間の前記前
進／遅延回路向けのデジタル制御信号に変換可能である
ことを特徴とする、周波数発生器により発生される多重
周波数でのデジタル信号の周波数分割を介して周波数分
割器によって同一周波数での前記信号の１つを利用でき
る（６） ようにするための、同一周波数での信号向けの位相同期
装置により達成される。

次に図面を参照しつつ本発明の１実施例を詳細に説明す
る。

第１図を参照すると、例えばテレビジョン用の信号復調
器が図示されており、変調信号Ｍ、すなわち変ｍ搬送波
は基準信号Ｒの（より低い）周波数を適宜に乗除するこ
とにより得られる同一周波数での信号、すなわち「復元
ｔＵ送波」Ｂのビートにより復調される。例えば上述の
テレビジョン用の場合は、変調１１ｉ！送波Ｍは５４．
７ＫＨｚの周波数でよく、一方基準信号Ｒは１５．６Ｋ
ｌｌｚの周波数でよく、これはライン周波数である。

周波数の乗算用にはＶＣＯ発振器１が使用され、この発
振器は基準信号の周波数の倍数の周波数、例えばてい倍
計数１１２の周波数にて、また変調搬送波Ｍの倍数、例
えばてい倍係数３２の周波数で発振せしめられる。

発振器１は、それを含むループに拠りてい倍係数１と等
しい係数で分割器４にて行なわれる（７） 発振器１の発振周波数の分割により得られる周、波数Ｓ
と基準信号Ｒとの、比較器３による位相比較によって生
じる誤り信号Ｅを低域フィルタ２でろ波した後に得られ
る電圧■により制御される。このように本実施例では、
分割器４は１１２で分割を行なう。

発振器１、比較器３、フィルタ２および分割器４は実質
的に周波数発生器１１を形成し、その出力部では多重周
波数デジタル信号Ａ（第２図）が得られる。第１図に示
すとおり、信号Ａは次に転送論理ゲート５を通過し、変
調搬送波Ｍと同一周波数を有するデジタル信号Ｂ（第２
図）、すなわち、いわゆる「復元搬送波ｊが得られるま
で分割器６で周波数分割される。（本実施例では３２で
分割） 最後にビート回路７が復元搬送波Ｂとともに変ｆ１１ｉ
１１１１！送波Ｍを「ビート」し、低域フィルタ１２を
介して所望のｆｆｉ　１１信号ＤＭを作成する。

しかし正しい復１ｍのためには、ビートされる同一周波
数の２つの信号ＭとＢは相互に同位相（８） でもなければならない。

そのために本発明にもとすき位相同期装置１゜が具備さ
れており、これは前述の転送ゲート５の他に位相検出器
１３と低域フィルタ８とデジタル誤り検出器９とにより
構成されている。

例えば別のビート回路または位相比較器により構成され
ている位相検出器１３は同一周波数での２つの信号Ｍ、
ｌ！：Ｂとを受信し、その１つ（図示した例では信号Ｂ
）は移相器１４にて９０°だけ移相され、ユニット値か
らの余弦偏位としてのフェーズ・エラーを検出する。

このフェーズ・エラーは低域フィルタ８を経て誤り検出
器９に伝達され、誤り検出器９によってデジタル誤り信
号ＤＢ　（固定または可変長さの単一または複数個のパ
ルス）へと変換され、この信号が連続的または断続的に
転送ゲートの開放時間を制御してフェーズ・エラーをな
くする。

同期装置１０の動作モードをより深く理解するため、第
２図を参照すると、多重周波数での信（９） 号Ａから、変調搬送波Ｍと同一の周波数を有するが、こ
れに対して位相が前進している復元搬送波Ｂを得ること
ができることが示しである。

従ってフェーズ・エラーが存在し、それにより検出器９
を介してデジタル誤り信号ＤＢが誘発され、この誤り信
号ＤＢはゲート５の開放時間の制御を介して、復元搬送
波Ｂの先端を変調搬送波Ｍの先端と一致するまで遅延せ
しめる。

同様にして同一の同期装置が、信号Ｍに対する信号Ｂの
位相遅延の場合にも動作する。

図面に例示した実施例は勿論、本発明にもとすくデジタ
ル位相同期装置の一実施例であって、本発明の範囲を逸
脱することなく上記実施例にいずれかの偏向を加えるこ
とが可能である。

とくに、例えば転送論理ゲート５は異なる論理回路（例
えばＮＡＮＤまたはＮＯＲ型）で代用可能であり、また
信号Ｍに対し信号Ｂを遅延させずに前進せしめるパルス
発生をもたらす回路を使用することも可能である。

しかし一般に、回路５は多重周波数信号Ａの（１０） 整流の瞬間を前進または遅延可能な回路でなければなら
ない。

さらに、位相同期装置は信号復調器に包括するのではな
く、用途の多様性を高めるため、一般に同一周波数での
２つの信号ＢとＭの位相同期用に使用される場合もあり
得よう。このような場合、周波数発生器１１は任意の公
知の種類のものでなく、上記の信号Ｒとして低減周波数
基準信号あるいは同一の信号Ｂを使用して、転送論理ゲ
ート５のような前進／遅延回路その他の適宜の回路を介
して制御される多重周波数信号Ａを多重化（乗算）によ
り作成することが可能であろう。

【図面の簡単な説明】

第１図は本発明にもとすく位相同期装置を含む信号復調
器の構成図、 第２図は上記の同期装置が動作する信号の波形図である
。 １・・・発振器、２，８．１２・・・低域フィルタ、３
・・・比較器、４・・・分割器、５・・・転送論理ゲー
ト、６・・・分割器、７・・・ビート回路、９・・・誤
り検出器、１０・・・位相同期装置、１１・・・周波数
発生器、１３・・・位相検出器、１４・・・移相器。 代理人　弁理士　小　川　信　− 弁理士　野　口　賢　照 弁理士斎下和彦 第１頁の続き ０発　明　者　グインセンツイオ・グ　イタニエル　−
、 ０発　明　者　ジオバンニ・サロモー　イタネ　ア・ リア国、　２０１２９　ミラノ、グイアーカミーロ・ハ
ジエη リア国、　１６０１１　アレンツアーノ（ジエノノつ、
グイラパーロ、６

Claims (1)

1. 【特許請求の範囲】 １、周波数発生器により発生される多重周波数でのデジ
   タル信号の周波数分割を介して周波数分割器によって同
   一周波数での前記信号の１つを利用できるようにするた
   めの、同一周波数での信号向け、とくに信号復調器向け
   のデジタル式位相同期装置において、デジタル信号の整
   流の瞬間を前進させかつ遅延させるための前進／遅延回
   路より構成され、前記回路は前記周波数発生器と前記周
   波数分割器との間に挿入され、位相検出器は同一周波数
   での前記信号間のフェーズ・エラーを検出可能であり、
   かつデジタル誤り検出器は前記フェーズ・エラーを整流
   の瞬間の前記前進／遅延回路向けのデジタル制御信号に
   変換可能であることを特徴とするデジタル式位相同期装
   置。 （１） ２、整流の瞬間の前記前進／遅延回路は前記デジタル制
   御信号により開放時間が制御される転送論理ゲートによ
   り構成されることを特徴とする特許請求の範囲第１項記
   載の位相同期装置。 ３、前記前進／遅延回路はＮＡＮＤ／ＮＯＩ？型の論理
   回路により構成されることを特徴とする特許請求の範囲
   第１項記載の位相同期装置。 ４、前記前進／遅延回路はパルス発生器を含むことを特
   徴とする特許請求の範囲第１項記載の位相同期装置。 ５、前記位相検出器は同一周波数での前記信号用のビー
   ト回路により構成されることを特徴とする特許請求の範
   囲第１項記載の位相同期装置。 ６、前記位相検出器は位相比較器により構成されること
   を特徴とする特許請求の範囲第１項記載の位相同期装置
   。 ７、前記周波数発生器は低減周波数でデジタル基準信号
   を供給される周波数多重装置により（２） 構成されることを特徴とする特許請求の範囲第１項記載
   の位相同期装置。 ８、前記基準信号の周波数は同一周波数での前記信号の
   周波数よりも低いことを特徴とする特許請求の範囲第７
   項記載の位相同期装置。 ９、前記基準信号の周波数は同一周波数での前記信号の
   周波数と等しいことを特徴とする特許請求の範囲第７項
   記載の位相同期装置。 １０、前記周波数発生器は、同一周波数での前記信号の
   周波数の倍数の周波数で発振するようにされたｖＣＯ発
   振器より構成されることを特徴とする特許請求の範囲第
   ７項記載の位相同期装置。