JPS60140960A - デ−タの伝送方式 - Google Patents
デ−タの伝送方式Info
- Publication number
- JPS60140960A JPS60140960A JP24525683A JP24525683A JPS60140960A JP S60140960 A JPS60140960 A JP S60140960A JP 24525683 A JP24525683 A JP 24525683A JP 24525683 A JP24525683 A JP 24525683A JP S60140960 A JPS60140960 A JP S60140960A
- Authority
- JP
- Japan
- Prior art keywords
- code
- data
- received
- codes
- record
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
- H04L25/40—Transmitting circuits; Receiving circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Dc Digital Transmission (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は、一つのレコードが複数のコードで構成され
るデータを伝送して、伝送中にテキスト情報の一部が外
乱で失われても、受信側でレコード組立を実行する場合
、欠落したコードによる他コードへの影響を除去できる
データ伝送方式に関するものである。
るデータを伝送して、伝送中にテキスト情報の一部が外
乱で失われても、受信側でレコード組立を実行する場合
、欠落したコードによる他コードへの影響を除去できる
データ伝送方式に関するものである。
伝送するデータが漢字のように８ビツト以下では表現で
きないレコードを伝送する場合、従来のデータ伝送方式
では伝送単位を８ビツト以下として、レコードを２つ以
上のコードに分解して送信し、受信側は分解されたコー
ドを１つの単位レコードに組立てその単位レコードを解
釈していたが、伝送中に、ノイズ、媒体のドロップアウ
トが発生したり、受信処理の遅れによるオーバラン等の
発生により伝送単位が抜けたとき、誤ったレコード組立
が起こるという欠点があった。
きないレコードを伝送する場合、従来のデータ伝送方式
では伝送単位を８ビツト以下として、レコードを２つ以
上のコードに分解して送信し、受信側は分解されたコー
ドを１つの単位レコードに組立てその単位レコードを解
釈していたが、伝送中に、ノイズ、媒体のドロップアウ
トが発生したり、受信処理の遅れによるオーバラン等の
発生により伝送単位が抜けたとき、誤ったレコード組立
が起こるという欠点があった。
この発明は、受信したレコードをタブ毎に所定数のコー
ドが満たされているか否かを判断し、データ伝送中にコ
ード欠落が発生しても、誤った単位レコード組立が起こ
らないようにしたデータ伝送方式を提供するものである
。
ドが満たされているか否かを判断し、データ伝送中にコ
ード欠落が発生しても、誤った単位レコード組立が起こ
らないようにしたデータ伝送方式を提供するものである
。
第１図はこの発明のデータ伝送方式の実施例を示す構成
ブロック図で、データ伝送を行う送信側を示す。
ブロック図で、データ伝送を行う送信側を示す。
この図で、１は送信すべきテキストを格納するためのテ
キストメモリ、２は送信すべきタブ位置情報を格納する
ためのタブメモリ、３は伝送制御のプログラムを格納す
るＲＯＭ、４は伝送単位を８ビツトとしたＦＳＫ方式の
シリアル送信を行う送信回路部、５はパスライン、６は
前記送信回路部４が送信したデータを蓄積するカセット
レコーダ、７は中央情報処理装置（以下ＣＰＵと呼ぶ）
で、パスライン５を介してＲＯＭ３．テキストメモリ１
．タブメモリ２をアクセスし、送信回路部４に指令し伝
送の制御を行う。
キストメモリ、２は送信すべきタブ位置情報を格納する
ためのタブメモリ、３は伝送制御のプログラムを格納す
るＲＯＭ、４は伝送単位を８ビツトとしたＦＳＫ方式の
シリアル送信を行う送信回路部、５はパスライン、６は
前記送信回路部４が送信したデータを蓄積するカセット
レコーダ、７は中央情報処理装置（以下ＣＰＵと呼ぶ）
で、パスライン５を介してＲＯＭ３．テキストメモリ１
．タブメモリ２をアクセスし、送信回路部４に指令し伝
送の制御を行う。
次に第２図のフローチャートでＲＯＭ３による伝送制御
について述べる。なお、（１）〜（８）は各ステップを
表わし、伝送データとして「タブ。
について述べる。なお、（１）〜（８）は各ステップを
表わし、伝送データとして「タブ。
横、浜、市」を伝送するものとする。
テキストメモリ１には、すてに「タブ」 。
「横」、「浜」 、１市」の４文字が格納されており、
すでに位置が第３桁に設定されている状態でフローがス
タートし、まず、タブ位置情報の送信が終了しているか
判別しくｌ）、送信が終了していないときはタブ位置情
報を示すＡＳＣＩ［コード（以下コードと呼ぶ）により
区切りコード「０１」を送信しておき（２）、さらにタ
ブ位置情報を示すコード「３３」を送信しく３）、ステ
ップ（１）へ戻りタブ位置情報が全て送信されるまでス
テップ（１）〜（３）を繰り返す。この結果、コードｒ
ｏＩＪ 、ｒ３３Ｊの２バイトが送信される。そして、
タブ位置情報が全て送信されると、次ステツプに進みテ
キストの送信が終了しているか否か判別しく４）、終了
していないときはテキストを示す区切りコード「０２」
を送信しておき（５）、テキストの上位バイト、下位バ
イトの順のテキストデータを送信しく８）、（７） 、
全てのテキストが送信されるまでステップ（４）〜（７
）を繰り返し、最後に送信の終了を示す区切りコード「
０３」を送信することで送信側の制御処理を終了する。
すでに位置が第３桁に設定されている状態でフローがス
タートし、まず、タブ位置情報の送信が終了しているか
判別しくｌ）、送信が終了していないときはタブ位置情
報を示すＡＳＣＩ［コード（以下コードと呼ぶ）により
区切りコード「０１」を送信しておき（２）、さらにタ
ブ位置情報を示すコード「３３」を送信しく３）、ステ
ップ（１）へ戻りタブ位置情報が全て送信されるまでス
テップ（１）〜（３）を繰り返す。この結果、コードｒ
ｏＩＪ 、ｒ３３Ｊの２バイトが送信される。そして、
タブ位置情報が全て送信されると、次ステツプに進みテ
キストの送信が終了しているか否か判別しく４）、終了
していないときはテキストを示す区切りコード「０２」
を送信しておき（５）、テキストの上位バイト、下位バ
イトの順のテキストデータを送信しく８）、（７） 、
全てのテキストが送信されるまでステップ（４）〜（７
）を繰り返し、最後に送信の終了を示す区切りコード「
０３」を送信することで送信側の制御処理を終了する。
この一連のステップ（１）〜（８）によりカセットレコ
ーダ６には第５図（ａ）に示されるデータが蓄積される
。以下、受信側について図面を参照しながら説明する。
ーダ６には第５図（ａ）に示されるデータが蓄積される
。以下、受信側について図面を参照しながら説明する。
第３図はこの発明の実施例を示すデータ伝送方式を示す
受信側のブロック構成図であり、８はカセットレコーダ
６に蓄積されたデータを受信する受信回路部、９はデー
タ伝送の制御のためのプログラムを格納するＲＯＭ、１
０は受信データを一時的に格納する受信バッファ、１１
は受信したテキストを格納するテキストメモリ、１２は
受信したタブ位置情報を格納するタブメモリ、１３は各
部の制御に必要なアドレス、データ、コントロール信号
の転送を行うパスライン、１４は中央情報処理装置（以
下ＣＰＵと呼ぶ）でパスライン１３を介してＲＯＭ９
、受信バッファ１０．テキストメモリ１１．タブメモリ
１２をアクセスし、受信回路部８からデータを受取り伝
送の制御を行う。
受信側のブロック構成図であり、８はカセットレコーダ
６に蓄積されたデータを受信する受信回路部、９はデー
タ伝送の制御のためのプログラムを格納するＲＯＭ、１
０は受信データを一時的に格納する受信バッファ、１１
は受信したテキストを格納するテキストメモリ、１２は
受信したタブ位置情報を格納するタブメモリ、１３は各
部の制御に必要なアドレス、データ、コントロール信号
の転送を行うパスライン、１４は中央情報処理装置（以
下ＣＰＵと呼ぶ）でパスライン１３を介してＲＯＭ９
、受信バッファ１０．テキストメモリ１１．タブメモリ
１２をアクセスし、受信回路部８からデータを受取り伝
送の制御を行う。
次に第４図のフローチャートでＲＯＭ９による伝送制御
について述べる。なお、（１１）〜（１８）は各ステッ
プを表わす。また、カセットレコーダ６には第５図（ａ
）に示されるデータが蓄積されているが、受信時に第８
番目の１バイトの情報が欠落したため、第５図（ｂ）に
示されるデータが受信されるものとする。
について述べる。なお、（１１）〜（１８）は各ステッ
プを表わす。また、カセットレコーダ６には第５図（ａ
）に示されるデータが蓄積されているが、受信時に第８
番目の１バイトの情報が欠落したため、第５図（ｂ）に
示されるデータが受信されるものとする。
まず、受信データを待機しく１１）、受信したデータが
区切りコードｒｏｌｌ 、ｒ０２Ｊ 、ｒ０３Ｊである
かどうかを判断しく１２）、区切りコードであれば受信
バッファ１ｏをクリアして（１３）、区切りコード「０
１」が受信バッファ１０に格納される（１４）。一方、
ステップ（１２）で受信したデータが区切りコードでな
いときはステップ（１４）へ制御が移る。
区切りコードｒｏｌｌ 、ｒ０２Ｊ 、ｒ０３Ｊである
かどうかを判断しく１２）、区切りコードであれば受信
バッファ１ｏをクリアして（１３）、区切りコード「０
１」が受信バッファ１０に格納される（１４）。一方、
ステップ（１２）で受信したデータが区切りコードでな
いときはステップ（１４）へ制御が移る。
次に受信バッファ１０の先頭コードを判断しく１５）、
コード「０１」はステップ（１Ｂ）へ、コード「０２」
はステップ（１８）へそれぞれ移り、コード「０３」は
制御を終了する。上記の場合、受信バッファ１０の先頭
コードが「Ｏｌ」であるのでステップ（１６）へ移り有
効バイト数のカウント数を判断する（ここで言う有効バ
イト数は区切りコードで指定され、コード「０１」は２
で、コード「０２」は３である。）と初回は有効バイト
数が１であるからステップ（１１）へ戻り、次の区切り
コ−ド「３３」を受信し、ステップ（＋２）、（１４）
、（１５）を通り、ステップ（１４）で有効バイト数が
再度判断され今回は２であるからタブメモリ１２を更新
し、受信バッファ１０をクリアしく１７）、ステップ（
１１）へ戻る。続いて区切りコード「０２」が受信され
、ステップ（１２）、（１３）を通り、区切りコード「
０２」を受信バッファ１０に格納しく１４）、ステップ
（１５）で先頭コードを判断し有効バイト数を３にセッ
トする。続いて、ステップ（１８）でその有効バイト数
を判断し、有効バイト数の値が２以下のときはステップ
（１１）へ戻り、上位のテキストデータ「２２」を受信
しステップ（１２） 、（１４） 、（１５） 。
コード「０１」はステップ（１Ｂ）へ、コード「０２」
はステップ（１８）へそれぞれ移り、コード「０３」は
制御を終了する。上記の場合、受信バッファ１０の先頭
コードが「Ｏｌ」であるのでステップ（１６）へ移り有
効バイト数のカウント数を判断する（ここで言う有効バ
イト数は区切りコードで指定され、コード「０１」は２
で、コード「０２」は３である。）と初回は有効バイト
数が１であるからステップ（１１）へ戻り、次の区切り
コ−ド「３３」を受信し、ステップ（＋２）、（１４）
、（１５）を通り、ステップ（１４）で有効バイト数が
再度判断され今回は２であるからタブメモリ１２を更新
し、受信バッファ１０をクリアしく１７）、ステップ（
１１）へ戻る。続いて区切りコード「０２」が受信され
、ステップ（１２）、（１３）を通り、区切りコード「
０２」を受信バッファ１０に格納しく１４）、ステップ
（１５）で先頭コードを判断し有効バイト数を３にセッ
トする。続いて、ステップ（１８）でその有効バイト数
を判断し、有効バイト数の値が２以下のときはステップ
（１１）へ戻り、上位のテキストデータ「２２」を受信
しステップ（１２） 、（１４） 、（１５） 。
（ＩＢ）を通りステップ（１１）へ戻り、下位のテキス
トデータ「４０」を受信しステップ（１２） 、（１４
） 、（１５）を通り、ステップ（１６）で有効バイト
数を判断すると、今回は有効バイト数の値が３であるた
め、受信バッファ１ｏに格納しであるテキストデータｒ
２２４０Ｊをテキストメモリ１１に格納し直し、受信バ
ッファ１０をクリアしく１８）、ステップ（１１）へ戻
り、次項のデータを待機する。続いて、次の区切りコー
ド「０２」およびテキストデータ「３２」が受信され、
上述と同様に処理され受信バッファ１０に「０２」、「
３２」が格納される。そして、ステップ（１１）へ戻り
、本来は次項のテキストデータ「２３」を受信するはず
であるが、上述のように１バイト分のデータの欠落があ
るため、次の区切りコード「０２」の受信が行われる。
トデータ「４０」を受信しステップ（１２） 、（１４
） 、（１５）を通り、ステップ（１６）で有効バイト
数を判断すると、今回は有効バイト数の値が３であるた
め、受信バッファ１ｏに格納しであるテキストデータｒ
２２４０Ｊをテキストメモリ１１に格納し直し、受信バ
ッファ１０をクリアしく１８）、ステップ（１１）へ戻
り、次項のデータを待機する。続いて、次の区切りコー
ド「０２」およびテキストデータ「３２」が受信され、
上述と同様に処理され受信バッファ１０に「０２」、「
３２」が格納される。そして、ステップ（１１）へ戻り
、本来は次項のテキストデータ「２３」を受信するはず
であるが、上述のように１バイト分のデータの欠落があ
るため、次の区切りコード「０２」の受信が行われる。
そのため、ステップ（１３）で受信バッファ１０に格納
されていたｒ０２Ｊ 、ｒ３２Ｊがクリアされて、次項
の区切りコード「０２」が受信バッファ１０に格納され
て（１４）、ステップ（１５） 。
されていたｒ０２Ｊ 、ｒ３２Ｊがクリアされて、次項
の区切りコード「０２」が受信バッファ１０に格納され
て（１４）、ステップ（１５） 。
（１Ｂ）を通りステップ（１１）へ戻る。そして、次項
のテキストデータｒ４９」 、ｒ４Ｄ」 、ｒ３ＢＪ
。
のテキストデータｒ４９」 、ｒ４Ｄ」 、ｒ３ＢＪ
。
「５４」が順次受信されて、最後尾の区切りコード「０
３」が受信されることで制御処理を終了する。
３」が受信されることで制御処理を終了する。
なお、上記実施例では送信側と受信側とのデータの授受
をカセットレコーダ６により実行しているが直接結線し
てもよい。また、各単位レコード間に１つの区切りコー
ドを付加しているが、伝送速度を向上させるために複数
個の単位レコード間ごとに区切りコードを付加してもよ
い。
をカセットレコーダ６により実行しているが直接結線し
てもよい。また、各単位レコード間に１つの区切りコー
ドを付加しているが、伝送速度を向上させるために複数
個の単位レコード間ごとに区切りコードを付加してもよ
い。
以上詳細に説明したように、この発明によればビット数
の多いレコードを伝送する際に発生するエラー範囲が限
定されるため、他コードとの誤った単位レコード化が発
生せず、データを正確に伝送できる。また、送受信を行
うためにビット数を増加せずに安価なデータ伝送が可能
となる等の利点を有する。
の多いレコードを伝送する際に発生するエラー範囲が限
定されるため、他コードとの誤った単位レコード化が発
生せず、データを正確に伝送できる。また、送受信を行
うためにビット数を増加せずに安価なデータ伝送が可能
となる等の利点を有する。
第１図、第３図はこの発明の一実施例を示す構感ブロッ
ク図で、第１図は送信側、第３図は受信側を示し、第２
図、第４図は第１図、第３図の伝送制御を示すフローチ
ャート、第５図（ａ）。 （ｂ）はコードの伝送例を示す説明図である。 図中、１はテキストメモリ、２はタブメモリ、３．９は
ＲＯＭ、４は送信回路部、５．１３はパスライン、６は
カセットレコーダ、７，１４はＣＰＵ、８は受信回路部
、１０は受信バッファ、１２はタブメモリである。
ク図で、第１図は送信側、第３図は受信側を示し、第２
図、第４図は第１図、第３図の伝送制御を示すフローチ
ャート、第５図（ａ）。 （ｂ）はコードの伝送例を示す説明図である。 図中、１はテキストメモリ、２はタブメモリ、３．９は
ＲＯＭ、４は送信回路部、５．１３はパスライン、６は
カセットレコーダ、７，１４はＣＰＵ、８は受信回路部
、１０は受信バッファ、１２はタブメモリである。
Claims (1)
- 複数のコードで１つのレコードを構成し送受信を行うデ
ータの伝送方式において、送信側から前記レコードを所
要コード毎に区切りを示すタブを付して送信し、受信側
において、受信した前記レコードを前記タブ毎に所定数
のコードで満たされているか否かを判断し、所定数のコ
ードで満たされているもののみを用いて前記レコードの
組立を行うことを特徴とするデータの伝送方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24525683A JPS60140960A (ja) | 1983-12-28 | 1983-12-28 | デ−タの伝送方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24525683A JPS60140960A (ja) | 1983-12-28 | 1983-12-28 | デ−タの伝送方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60140960A true JPS60140960A (ja) | 1985-07-25 |
Family
ID=17130970
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24525683A Pending JPS60140960A (ja) | 1983-12-28 | 1983-12-28 | デ−タの伝送方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60140960A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5005044A (en) * | 1988-10-14 | 1991-04-02 | Dainippon Screen Mfg. Co., Ltd. | Automatic masking device |
| US5384342A (en) * | 1993-08-30 | 1995-01-24 | Dsm Desotech, Inc. | Vinyl ether urethane silanes |
-
1983
- 1983-12-28 JP JP24525683A patent/JPS60140960A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5005044A (en) * | 1988-10-14 | 1991-04-02 | Dainippon Screen Mfg. Co., Ltd. | Automatic masking device |
| US5384342A (en) * | 1993-08-30 | 1995-01-24 | Dsm Desotech, Inc. | Vinyl ether urethane silanes |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5031091A (en) | Channel control system having device control block and corresponding device control word with channel command part and I/O command part | |
| US5175732A (en) | Method and apparatus for controlling data communication operations within stations of a local-area network | |
| US5021777A (en) | Mode-selectable communications system | |
| JPS60140960A (ja) | デ−タの伝送方式 | |
| AU595211B2 (en) | Apparatus for input/output notification to a processor | |
| EP0669738A2 (en) | System and method for automatically detecting speed, parity, and character length | |
| JP3106510B2 (ja) | データ収集システム | |
| JPS60140961A (ja) | デ−タの伝送方式 | |
| JPS63228856A (ja) | 通信制御装置 | |
| JPH05344135A (ja) | データ通信方式 | |
| JPS6159944A (ja) | 順序番号チエツク方式 | |
| JPH0534692B2 (ja) | ||
| JP2616398B2 (ja) | コマンド実行装置 | |
| JPS63228855A (ja) | 通信制御装置 | |
| JPH0340415B2 (ja) | ||
| JPH0448306B2 (ja) | ||
| JPH05160811A (ja) | データ転送方式 | |
| JPH01123551A (ja) | 調歩データ受信方式 | |
| JPS6126345A (ja) | 伝送制御方法 | |
| JPS6314538B2 (ja) | ||
| JPH04112537U (ja) | データ転送装置 | |
| JPH0444156A (ja) | 転送データ生成装置 | |
| JPS6240545A (ja) | 障害検出方式 | |
| JPH0695901A (ja) | 無手順通信における伝送エラー検出方法 | |
| JPS615647A (ja) | ポ−リング制御方式 |