JPS60140730A - 半導体素子製造工程における不良要因の検出法 - Google Patents

半導体素子製造工程における不良要因の検出法

Info

Publication number
JPS60140730A
JPS60140730A JP25011283A JP25011283A JPS60140730A JP S60140730 A JPS60140730 A JP S60140730A JP 25011283 A JP25011283 A JP 25011283A JP 25011283 A JP25011283 A JP 25011283A JP S60140730 A JPS60140730 A JP S60140730A
Authority
JP
Japan
Prior art keywords
manufacturing process
pattern
wafer
semiconductor wafer
detection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP25011283A
Other languages
English (en)
Inventor
Shinichi Kunieda
国枝 伸一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Nippon Electric Co Ltd filed Critical NEC Corp
Priority to JP25011283A priority Critical patent/JPS60140730A/ja
Publication of JPS60140730A publication Critical patent/JPS60140730A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (技術分野) 本発明は半導体素子製造工程における不良要因の検出法
に関する。
(従来技術) 近年の半導体素子製造の方法の進歩に伴い、パターンの
微細化による集積度の向上、使用トランジスタや配線の
種類の増加による工程の複雑化等の変化が激しい。この
為、製品不良原因となりうる要因(以下不良要因と言う
)の種類が多様化すると同時に、従来影響しなかったよ
うな微小な不良要因まで製品の不良を引起すようになり
、これらの不良要因の効率的な検出法が必要になってい
る。
従来性われていた検出法は大別して二種ある。 ”第一
の方法はクリーンウェーハを用いるやり方である。すな
わち、ウェーハ表面に何のパターンし形成されていない
クリーンウェーハを不良要因を検出しようとしている製
造工程に流し、強力な光源で照して、不良要因からの乱
反射光を目視でカウントするスポットライト法がそれで
ある。
第二の方法は、量産しているウェーッーそのものを不良
要因を検出しようとしている製造工程後に抜取り、顕微
鏡を用いて不良要因の有無を観察するというやり方であ
る。
第−の方法では、不良要因が発見されても、何のパター
ンも形成されていないクリーンウェーハを用いている為
、製品の不良との結びつきが明確にならないという欠点
がある。一方、第二の方法にも、次に述べるような欠点
がある。これを図面を用いて説明する。
第1図は従来の半導体素子製造の5工程分を終了した半
導体ウェー・・の−例の平面図である。
図に示したように、5工程分を経てきた生産用半導体ウ
ェーハ1は、5工程分のパターンが複雑にからまり合い
、人の位置に不良要因があっても目立たず、顕微鏡も高
倍率にして時間をかけて探さないと見落してしまう可能
性が高い、この為、1枚のウェーハから5ヶ程度のチッ
プを選んで観察するとしても1時間以上かかるので、短
時間には大量の観察結果を収集することができず、検出
力の高い不良要因検出法になり得ないという欠点がある
(発明の目的) 本発明の目的は、上記欠点を除去し不良要因を検出しよ
うとしていを工程のみの適用を受けるモニタ用半導体ウ
ェーハを採用することにより検出に要する時間を短縮し
、しかも検出力を高めた半導体素子製造工程における不
良要因の検出法を提供することにある。
(発明の構成) 本発明の半導体素子製造工程における不良要因の検出法
は、半導体素子を形成する第(N−1)番目(Nは自然
数)の製造工程を経てきた生産用半導体ウェーハと第(
N−1)番目までの製造工程を経ていないモニタ用半導
体ウェーハとを並行して第N番目の製造工程に適用し、
前記モニタ用半導体ウェーハを観察l−て第N番目の工
程における不良要因を検出することを特徴として構成さ
れる。
(実施例) 次に、本発明の実施例について図面を用いて説明する。
第2図は本発明の一実施例に使用されるモニタ用半導体
ウェーハの平面図である。
第1図に示した従来のウェーッ・と対応をつけるために
、第5(N=5)番目のパターン形成工程における不良
要因を検出する場合を例にして説明する。
4(N=5として(N−1)=4)番目までの製造工程
までを経ていないクリーン半導体ウェーッ・2を第5番
目の工程で生産用半導体ウェーッ・と並行して流す。従
って、モニタ相半導体ウェーッ・2には第5番目の工程
で形成されたパターンのみが形成されている。モニタ相
半導体ウェーッ12には、前4工程分のパターンがない
為、Bの位置に不良要因がある事が非常によく目立つこ
とは明かであろう。特に、第2図に示した例のように、
単純な繰返しパターンが背景となついる場合は、不良要
因が繰返しパターンの周期性を崩すものとして働く為、
顕微鏡の低倍率視野下でも非常に目立ち、容易に発見す
る事ができる。そこで、この特徴を利用l−で、量産品
と並行して、不良要因検出の必要のある工程のみ流して
、その工程のパターンの入形成するクリーンウェーハを
モニタとして導入し、その工程終了後顕微鏡観察をする
という方法をとれば、多量の観察データを短時間に収集
でき、検出力の萬い不良要因検出ができる。
さらに−膜化すれば、クリーンウェーハ1に形成される
バター/を決定するのは、いわゆるフォトマスクと呼ば
れているマスクのパターンのみであるので、必ずしも量
産品と同じパターンである必要性はない。すなわち、量
産品のパターンとモニタ用半導体ウェーハとのパターン
は異っていても、同じ工程さえ通l−でいれば、工程に
寄因する。不良要因の検出には大きな影響を与えない。
従って、モニタ用半導体ウェーへのマスクのパターンは
、単純な繰返しが多い半導体メモリのようなものから選
ぶことにすれば、繰返(、パターンのないような製品に
対しても、この不良検出法を拡大適用できる。
(発明の効果) 以上詳細に説明したように、本発明によれば、製品不良
の原因となる不良要因の検出力を筒めることかでき、か
つ検出に要する時間も短縮できる半導体素子製造工程に
おける不良要因の検出法が得られる。
【図面の簡単な説明】
第1図は従来の半導体素子製造の5工程分を終了した半
導体ウェーッ)の−例の平面図、第2図は本発明の一実
施例に使用するモニタ用半導体ウェーハの平面図である
。 1・・・・・・生産用半導体ウェーッ・、2・・・・・
・モニタ用半導体ウェーハ、A、B・・・・・・不良要
因のある場所。

Claims (1)

    【特許請求の範囲】
  1. 半導体素子を形成する第(N−1)番目(Nは自然数)
    の製造工程を経てきた生産用半導体ウェーハと第(N−
    1)番目までの製造工程を経ていないモニタ用半導体ウ
    ェーハとを並行して第N番目の製造工程に適用し、前記
    モニタ用半導体ウェーハを観察して第N番目の工程にお
    ける不良要因る検出することを特徴とする半導体素子製
    造工程における不良要因の検出法。
JP25011283A 1983-12-27 1983-12-27 半導体素子製造工程における不良要因の検出法 Pending JPS60140730A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP25011283A JPS60140730A (ja) 1983-12-27 1983-12-27 半導体素子製造工程における不良要因の検出法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25011283A JPS60140730A (ja) 1983-12-27 1983-12-27 半導体素子製造工程における不良要因の検出法

Publications (1)

Publication Number Publication Date
JPS60140730A true JPS60140730A (ja) 1985-07-25

Family

ID=17203002

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25011283A Pending JPS60140730A (ja) 1983-12-27 1983-12-27 半導体素子製造工程における不良要因の検出法

Country Status (1)

Country Link
JP (1) JPS60140730A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4980639A (en) * 1985-03-11 1990-12-25 Nippon Telegraph And Telephone Public Corporation Method and apparatus for testing integrated electronic device
JPH0663647U (ja) * 1993-02-17 1994-09-09 株式会社大和鉄工所 マンホールのステップ

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4980639A (en) * 1985-03-11 1990-12-25 Nippon Telegraph And Telephone Public Corporation Method and apparatus for testing integrated electronic device
JPH0663647U (ja) * 1993-02-17 1994-09-09 株式会社大和鉄工所 マンホールのステップ

Similar Documents

Publication Publication Date Title
US5129009A (en) Method for automatic semiconductor wafer inspection
US3751647A (en) Semiconductor and integrated circuit device yield modeling
JPS60254626A (ja) ウエハテスト方法
JPS60140730A (ja) 半導体素子製造工程における不良要因の検出法
US4668330A (en) Furnace contamination
JP2004363304A5 (ja)
KR970007379A (ko) 패턴층이 형성된 웨이퍼의 결함 다이 검사 방법
US5840446A (en) Mask for monitoring defect
JPH079379Y2 (ja) Icウエハ試験用自動プローバ
JPH06258242A (ja) 回路パターンの検査装置
JPS6165444A (ja) 被検査チツプの回路パタ−ン外観検査方法並びにその装置
JP3487297B2 (ja) 半導体装置の検査方法及び検査用ウェハ及び検査用パターンマスク
JP3070543B2 (ja) 半導体装置の製造方法
JPH02224358A (ja) 半導体装置の製造方法
JPH0214541A (ja) 半導体素子製造におけるパターン欠陥検査方法
JPH02235356A (ja) 半導体装置
JP2982413B2 (ja) 共通欠陥検査方法
JPS60134433A (ja) 半導体ウエハ−の検査方法
KR970053273A (ko) 웨이퍼 결함 검사방법
JPH02106945A (ja) 半導体集積回路の製造方法
JPS6077438A (ja) パタ−ン検査方法
JPS60182734A (ja) パタ−ン検査装置
JPS5935441A (ja) プロ−バ装置
JPS6196744A (ja) 半導体集積回路のウエ−ハの試験方法
JPH01116460A (ja) 電子装置の検査方法