JPS60140717A - 半導体薄膜結晶層の製造方法 - Google Patents

半導体薄膜結晶層の製造方法

Info

Publication number
JPS60140717A
JPS60140717A JP58245064A JP24506483A JPS60140717A JP S60140717 A JPS60140717 A JP S60140717A JP 58245064 A JP58245064 A JP 58245064A JP 24506483 A JP24506483 A JP 24506483A JP S60140717 A JPS60140717 A JP S60140717A
Authority
JP
Japan
Prior art keywords
film
thin film
semiconductor thin
crystal layer
electrons
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP58245064A
Other languages
English (en)
Other versions
JPS6362894B2 (ja
Inventor
Koichi Kato
弘一 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
Agency of Industrial Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Agency of Industrial Science and Technology filed Critical Agency of Industrial Science and Technology
Priority to JP58245064A priority Critical patent/JPS60140717A/ja
Publication of JPS60140717A publication Critical patent/JPS60140717A/ja
Publication of JPS6362894B2 publication Critical patent/JPS6362894B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02491—Conductive materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02513—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02598—Microstructure monocrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02689—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using particle beams

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Photovoltaic Devices (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は、半導体薄膜結晶層の製造方法に係わり、特に
絶縁体上の半導体薄膜を電子ビーム照射により溶融再結
晶化する半導体薄膜結晶層の製造方法に関する。
〔発明の技術的背景とその問題点〕
周知の如く、従来の二次元半導体装置の素子を微細化し
てこれを高集積化・高速化するには限界があり、これを
越える手段として最近多層に素子を形成する、いわゆる
三次元半導体装置が提案さがら走査して粗大粒の多結晶
若しくは単結晶の半導体薄膜結晶層を形成する方法が種
々提案されている。
これらのうち、電子ビームの場合に良く用いられている
方法を第１図に示す。シリコン基板１１上に形成された
ＳｉＯ２膜１２上に非晶質のシリコン層１３を形成し、
さらにその上に保護用の８１０２膜１４を形成した後、
高エネルギーの電子ビームを照射しながら走査して、シ
リコンを溶融−結晶化して、単結晶化させる。この時、
保護用の８＋０２膜１４を通してシリコン層１３に入射
された電子は、運動エネルギーを失うことによりシリコ
ン層１３の温度を上昇させるが、電子は連続的に入射さ
れるため、シリコン層１３中を拡散しながら遠方に逃げ
ていくことになる。
ところが、シリコン層１３の不純物濃度が低い場合、シ
リコンの電気抵抗が高く、流れ得る電流が小さいため、
入射された電子がシリコン層１３を十分拡散してしまわ
ないうちに次の電子が入射されてシリコン層１３の局部
に電子が溜ってくる。
でしまう虞れがあった。
〔発明の目的〕
本発明の目的は、絶縁体上に良質の半導体薄膜結晶層を
形成することができ、三次元半導体装置の素子形成基板
等の実現に好適する半導体薄膜結晶層の製造方法を提供
することにある。
【１発明の概要〕 本発明の骨子は、溶融再結晶化すべき半導体薄膜中に直
接電子ビームを入射しないで、半導体薄膜を間接的に昇
温することにより、下地絶縁膜の絶縁破壊等の損傷を起
こさないで、均一で良質な半導体薄膜結晶層を製造する
ことにある。
即ち本発明は、絶縁体上に粗大粒の多結晶若しくは単結
晶の半導体薄膜結晶層を形成する方法において、絶縁体
上に多結晶或いは非晶質の半導体薄膜を形成したのち、
この薄膜上に絶縁膜を介して金属膜を形成し、次いでこ
の金属膜上に光の透過を防止する少なくとも一層の光透
過防止膜を形成し、しかるのち上記光透過防止膜上から
電子ビームを照射し前記半導体薄膜を間接的に昇温して
溶融再結晶化するようにした方法である。
〔発明の効果〕
本発明によれば、金属膜の存在により電子ど一層は金属
膜中を拡散し該層を加熱する。このため、半導体薄膜の
局部に電子が溜ることがなく、また金属膜はその電気抵
抗が極めて小さいので金属膜の局部に電子が溜る等の不
都合もない。従って、ができる。従って、均一で良質の
半導体薄膜結晶−を形成することができ、三次元半導体
装置の素子形成基板として実用上十分な特性を持たせる
こ１；１ ゛とができる。
（発明の実施例〕 第２図（ａ）〜（Ｃ）は本発明の一実施例に係わる半導
体薄膜結晶層の製造工程を示す断面図である。まず、第
２図（ａ）に示す如く、例えばＰ型（１００）面方位の
単結晶シリコン基板２１の表面に絶縁膜として約１［μ
ｍ］のＳｉＯ２膜２２膜形２する。ただし、シリコン基
板２１上には既に所望の素子が周知の工程を経て形成さ
れているものとする。次いで、第２図（ｂ）に示す如く
５１０２膜２２上に例えば０．５　［μｍ］の非晶質シ
リコン層（半導体薄膜）２３を被着し、このシリコン層
２３上に厚さ０．２［μｍ］の保護用３１０２膜２４を
被着する。ここまでの工程は従来と同様であるが、本実
施例ではこの後第２図（Ｃ）に示す如＜ＳｉＯ２躾２４
上２４上μＴｒＬ］のタングステン膜（金属膜）２５及
び０．５［μ゛ル「ｍＡ］とした。シリコン基板２１の
上部より入射された電子ビームは第３図（ａ）に示すよ
うな到達深度の分布を持つため、電子はタングステンｌ
ｌＩ２５の下層の５ｉ０２膜２４まで到達しないでタン
グステン膜２５中で殆ど運動エネルギーを失い、タング
ステン膜２５の温度を上昇させる。
この後、タングステン膜２５中を電子が拡散していくが
タングステンの電気抵抗が小さいため、りングステンＩ
Ｉａ２５の電位は殆ど上昇しない。また、電子はタング
ステン中で殆ど運動エネルギーを失うのでタングステン
の温度が上昇するが、タングステンは金属であるため熱
伝導も大きいので、熱の拡散も速い。また、タングステ
ン膜２５の上に光透過防止膜として３ｉ膜２６を被着し
ているので、黒体輻射による上方への熱の放散が妨げら
れる。このため、深さ方向に熱が伝わり易く温度の深さ
方向の分布は第３図（ｂ）に示す如くなり１、かくして
本実施例によれば、タングステン膜２５に電子ビームを
入射しシリコン層２３を間接的縁破壊を招くことなくシ
リコン層２３を単結晶化することができる。このため、
太陽電池等の素子形成基板の製造等に極めて有効である
。
なお、本発明は上述した実施例に限定されるものではな
い。例えば、前記金属膜はタングステンに限るものでは
なく、高融点金属であれば望ましく、さらにその膜厚も
適宜変更可能である。また、前記光透過防止膜として、
３ｉ膜の代りにＳｉＮ膜を用いてもよい。ＳｉＮ膜の場
合Ｓ１膜に比べて黒体輻射を防止する能力が小さいので
、シリコン層の溶融再結晶化に必要なビームエネルギー
は若干大きくなる。しかし、ＳＩＮの融点が８１より高
いので、より均一な膜結晶を得ることが可能となる。さ
らに、光透過防止膜としては８１．ＳＩＮに限らず、他
の半導体膜や絶縁膜を使用することが可能である。また
、溶融再結晶化すべきシリコン層は非晶質に限らず、多
結晶であってもよく、さらにシリコン層の代りに他の半
導体薄膜を用いることも可能である。その他、本発明の
要旨を逸脱しない範囲で、種々変形して実施することが
できる。
【図面の簡単な説明】
第１図は従来方法を説明するための断面図、第２図（ａ
）〜（Ｃ）は本発明の一実施例方法に係わる半導体Ｎ膜
結晶層の製造工程を示す断面図、ｉ′：：２１・・・シ
リコン基板（半導体基板）、２２．２Ｉ１ １・・・Ｓ　ｌ　０２膜、２３・・・シリコン層（半導
体薄膜結晶層）、２５・・・タングステン膜（金属Ｉり
、２６・・・Ｓ１膜（光透過防止ｌｌ）。 出願人　工業技術院長　川田裕部 第１図 第３図 第２図 ２

Claims (3)

    【特許請求の範囲】
  1. （１）絶縁体上に多結晶或いは非晶質の半導体薄箭記金
    属膜に電子ビームを入射し前記半導体薄膜を間接的に昇
    温しで溶融再結晶化する工程とを含むことを特徴とする
    半導体薄膜結晶層の製造方法。
  2. （２）前記光透過防止膜として、半導体膜を用いたこと
    を特徴とする特許請求の範囲第１項記載の半導体薄膜結
    晶層の製造方法。
  3. （３）前記光透過防止膜として、絶縁膜を用いたことを
    特徴とする特許請求の範囲第１項記載の半導体薄膜結晶
    層の製造方法。
JP58245064A 1983-12-28 1983-12-28 半導体薄膜結晶層の製造方法 Granted JPS60140717A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58245064A JPS60140717A (ja) 1983-12-28 1983-12-28 半導体薄膜結晶層の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58245064A JPS60140717A (ja) 1983-12-28 1983-12-28 半導体薄膜結晶層の製造方法

Publications (2)

Publication Number Publication Date
JPS60140717A true JPS60140717A (ja) 1985-07-25
JPS6362894B2 JPS6362894B2 (ja) 1988-12-05

Family

ID=17128048

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58245064A Granted JPS60140717A (ja) 1983-12-28 1983-12-28 半導体薄膜結晶層の製造方法

Country Status (1)

Country Link
JP (1) JPS60140717A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009127182A (ja) * 2007-11-27 2009-06-11 Noriko Kodama タオル付サロンエプロン

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009127182A (ja) * 2007-11-27 2009-06-11 Noriko Kodama タオル付サロンエプロン

Also Published As

Publication number Publication date
JPS6362894B2 (ja) 1988-12-05

Similar Documents

Publication Publication Date Title
JPS59195871A (ja) Ｍｏｓ電界効果トランジスタの製造方法
TW558838B (en) A thin film semiconductor device having arrayed configuration of semiconductor crystals and a method for producing it
JPS6115319A (ja) 半導体装置の製造方法
JP2709591B2 (ja) 再結晶半導体薄膜の製造方法
US5431126A (en) Method of forming semiconductor crystal and semiconductor device
JPS60140717A (ja) 半導体薄膜結晶層の製造方法
JPH027415A (ja) Ｓｏｉ薄膜形成方法
JPS6144785A (ja) 半導体単結晶薄膜の製造方法
JPH0580159B2 (ja)
JP3287834B2 (ja) 多結晶半導体薄膜の熱処理方法
JPS6347256B2 (ja)
JPS635913B2 (ja)
JPH06291039A (ja) 非晶質半導体形成基板並びにこれを用いた多結晶半導体形成基板の製造方法
JPS5833822A (ja) 半導体基体の製作方法
JPH0786602A (ja) 薄膜トランジスタの製造方法
JPS5825220A (ja) 半導体基体の製作方法
JPH03284831A (ja) 半導体薄膜の形成方法
JPS6020890B2 (ja) 半導体装置
JPS62134922A (ja) 半導体装置の製造方法
JPS6315471A (ja) 薄膜トランジスタとその製造方法
JPH04271125A (ja) 半導体装置とその製造方法
JPS60105219A (ja) 半導体薄膜結晶層の製造方法
JP2569402B2 (ja) 半導体薄膜結晶層の製造方法
JPH043459A (ja) 積層型半導体装置の製造方法
JPH03250620A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term