JPS60105219A - 半導体薄膜結晶層の製造方法 - Google Patents

半導体薄膜結晶層の製造方法

Info

Publication number
JPS60105219A
JPS60105219A JP58212438A JP21243883A JPS60105219A JP S60105219 A JPS60105219 A JP S60105219A JP 58212438 A JP58212438 A JP 58212438A JP 21243883 A JP21243883 A JP 21243883A JP S60105219 A JPS60105219 A JP S60105219A
Authority
JP
Japan
Prior art keywords
film
metal film
electron beam
semiconductor
crystal layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP58212438A
Other languages
English (en)
Other versions
JPH0136975B2 (ja
Inventor
Koichi Kato
弘一 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
Agency of Industrial Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Agency of Industrial Science and Technology filed Critical Agency of Industrial Science and Technology
Priority to JP58212438A priority Critical patent/JPS60105219A/ja
Publication of JPS60105219A publication Critical patent/JPS60105219A/ja
Publication of JPH0136975B2 publication Critical patent/JPH0136975B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02691—Scanning of a beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02598—Microstructure monocrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02689—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using particle beams

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は、半導体薄膜結晶層の製造方法に係わり、特に
絶縁基体上の半導体薄膜を電子ビーム照射により溶融再
結晶化する半導体薄膜結晶層の製造方法に関する。
〔発明の技術的背景とその問題点〕
周知の如く、従来の２次元半導体装置の素子を微細化し
てこれを高集積化・高速化するには限界があり、これを
越える手段として多層に素子を形成する、所謂３次元半
導体装置が提案されている。３次元半導体装置を実現す
るには絶線層上に良質の半導体薄膜結晶層を形成する必
要がある。このため、絶縁基体上の多結晶若しくは非晶
質の半導体膜に高エネルギビームを照射しながら走査し
て、粗大粒の多結晶若しくは単結晶の半導体層を形成す
る方法が種々提案されている。これらのうち、大面積の
単結晶領域を形成することは難しいことから、素子を形
成できる程度の幅或いは面積の単結晶領域を形成するこ
とが試みられている。
従来の方法で良く用いられているものを第１図及び第２
図に示す。第１図に示すのは、シリコン基板１１上に堆
積されたＳ１０．膜１２に溝を形成し、この溝内に非晶
質シリコン１３を埋め込み、その上にＳ１０．膜１４を
被着したのち、高エネルギの電子ビームを照射しながら
走査し、ｉ／９コン１３を溶融再結晶化して単結晶に形
成する方法である。また、第２図は同様にシリコン基板
２ノ上のＳ　ｔ　Ｏ，膜２２上にシリコン層２３を形成
し、これを島状のシリコンに分離し、他の部分なｓ　ｉ
　ｏ、膜にしてその上に８１０．膜２４を被着し、その
後高エネルギの電子ビームを照射しながら走査して、シ
リコン層２３を溶融再結晶化して単結晶に形成する方法
である。
これらの方法の特徴は、溶融すべきシリコンの幅や面積
が小さいため比較的容易に単結晶化し易い点にあるが、
シリコンの溶融再結晶化を十分に制御していないので、
分離した全てのシリコンが一様に単結晶化するまでには
至らない。
しかも、入射された電子ビームの電子の逃げ道がないの
で、ビーム損傷を避けることはできない。また、ヒート
シンク構造を持っていないので、３層以上の多層構造に
適用することは困難であった。
〔発明の目的〕
本発明の目的は、絶縁層上に均一で良質の半導体結晶層
を形成することができ、かつビーム損傷を極めて少なく
することができ、３次元半導体装置の実現に好適する半
導体薄膜結晶層の製造方法を提供することにある。
〔発明の概要〕
本発明の骨子は、溶融再結晶化すべき半導体膜上の絶縁
膜上に金属膜を被着し、この金属膜の存在により半導体
膜の結晶化過程を制御すると共に、ビーム損傷を防止す
ることにある。
すなわち本発明は、半導体薄膜結晶層の製造方法におい
て、絶縁基体上に多結晶若しくは非晶質の半導体膜を形
成し、次いでこの半導体膜上に絶縁膜を介して金属膜を
被着し、かっこの金属膜に段差を形成し、しかるのち高
エネルギの電子ビームを照射し上記半導体膜を溶融再結
晶化せしめるようにした方法である。
〔発明の効果〕
本発明によれば、段差をつけた金属膜の存在により、電
子ビーム照射により半導体膜に吸収される熱量と金属膜
に拡散される熱量とを制御することができる。しかも、
入射された電子ビームが金属膜を流れるので、ビーム損
傷を防止することができる。このため、均一で良質な単
結晶層を容易に実現することができ、その有用性は極め
て大きい。また、金属膜がヒートシンク構造として作用
するので、３層以上の多層構造にも十分適用することが
できる。
〔発明の実施例〕
第３図（、）〜（ｄ）は本発明の一実施例に係わる半導
体薄膜結晶層製造工程を示す断面図である。
まず、第３図体）に示す如くＰ型（１００）面方位の単
結晶シリコン基板３１上に、絶縁膜として約１〔μｍ〕
のＳｉｎ、膜３２を形成した。ここで、シリコン基板３
１には既に所望の素子が周知の工程により形成されてい
るものとする。次いで、第３図（ｂ）に示す如＜：Ｓｉ
Ｏ，膜３２上に０．５〔μｍ〕の非晶質シリコン膜３３
を被着した。
続いて、第３図（ｅ）に示す如くシリコン膜３３上に０
．２〔μｍ〕の保護用ＳｔＯ，膜３４を被着し、さらに
その上に１〔μｍ〕のタングステン膜（金属膜）３５を
被着した。
次に、所望の素子を形成するに十分の大きさの領域、例
えば１００〔μｍ）Ｘ５００［μｍ〕の面積部分のみタ
ングステン膜３５にテーノ４を付けながらエツチングし
、第３図（ｄ）に示す如くこの領域のタングステン膜３
５の膜厚を０．２（μｍ〕と薄くした。次いで、連続電
子ビームをビーム源として用い、電子ビームの加速電圧
を１０（ＫｅＶ）、シリコン基板３１に到達するビーム
電流を５〔ｉ〕　とする２００〔μｍ〕×４０Ｃμｍ〕
の線状電子ビームを用い、第４図に示す如く１００〔μ
ｒ＋ｓ〕Ｘ５００［：μｍ〕の領域４１の長手方向に沿
って電子ビーム４２を垂直な方向に向けて５　［ｒａｎ
　７’ｓｅｃ　）の速度で走査した。このとき、電子ビ
ームアニール中の熱の拡散を防ぐために、シリコン基板
３１の温度を５００（℃）まで上げておいた。その結果
、１００〔μｍ〕Ｘ５００［μｍ〕の領域において、略
完全な単結晶シリコン層が得られた。
ここで、本発明における重要な点は、金属膜の膜厚の差
により熱の吸収と拡散とを制御することにある〜すなわ
ち、前記実施例においてタングステン膜３５の膜厚の厚
い部分（１μｍ）に入射した電子ビームは、その下のシ
リコン膜３３までは殆ど達しない。そして、タングステ
ン膜３５に入射した電子は速やかに拡散されるため、タ
ングステン膜３５の膜厚の厚い部分の下のシリコン膜３
３の温度はあまり高くならない。これに対し、膜厚の薄
い部分（０２μｍ）に入射した電子ビームは下のシリコ
ン膜３３まで達してその温度を上昇させる。このため、
まずタングステン膜３５の膜厚の薄い部分の下のシリコ
ン膜から溶融が始まる。また、タングステン膜３５の膜
厚が薄い部分では、溶融したシリコンからの熱伝導によ
る熱拡散よりも黒体輻射による熱拡散が大きいため、溶
融したシリコンの中心部分から再結晶化が起こり、結晶
粒界を発生することなく略完全な単結晶が実現されるの
である。
なお、本発明は上述した実施例に限定されるものではな
い。実施例では線状電子ビームを用いて長方形の領域を
単結晶化したが、幅の狭い溝に埋め込まれたシリコンな
らばスポット状電子ビームを照射走査すれば、均一な単
結晶領域が得られる。また、金属膜はタングステンに限
るものではなく、モリブデン、その他融点の高いもので
あればよい。さらに、金属膜に形成する段差の大きさ形
状等は、仕様に応じて適宜定めればよい。また、再結晶
化すべき半導体膜として、多結晶シリコンを用いてもよ
いのは勿論のことである。その他、本発明の要旨を逸脱
しない範囲で、種々変形して実施することができる。
【図面の簡単な説明】
第１図及び第２図はそれぞれ従来の半導体薄膜結晶層の
製造方法を説明するための断面図、第３図（、）〜（ｄ
）は本発明の一実施例に係わる半導体薄膜結晶層製造工
程を示す断面図、第４図は上記実施例におけるビームア
ニール方法を説明するための斜視図である。 ３１・・・シリコン基板、３２・・・Ｓ　ｉ　Ｏ，膜、
３３・・・非晶質シリコン膜（半導体膜）、３４・・・
保護用Ｓ　ｔ　Ｏ，膜（絶縁膜）、３５・・・タングス
テン膜（金属膜）。 第１図 第２図 第３図 第３図

Claims (4)

    【特許請求の範囲】
  1. （１）　絶縁基体上に多結晶若しくは非晶質の半導体膜
    を形成する工程と、上記半導体膜上に絶縁膜を介して金
    属膜を被着し、かつこの金属膜に段差を形成する工程と
    、次いで、上記金属膜の上から前記半導体膜に高エネル
    ギの電子ビームを照射し該半導体膜を溶融再結晶化せし
    める工程とを具備したことを特徴とする半導体薄膜結晶
    層の製造方法。
  2. （２）　前記金属膜に段差を形成する工程として上記金
    属膜に周期的溝列の段差を平行に形成し、前記電子ビー
    ム照射により金属膜下に周期的溝列の単結晶領域を形成
    するようにしたことを特徴とする特許請求の範囲第１項
    記載の半導体薄膜結晶層の製造方法。
  3. （３）前記金属膜に段差を形成する工程として上記金属
    膜に島状に段差を形成し、前記電子ビーム照射により金
    属膜下に島状の単結晶領域を形成するようにしたことを
    特徴とする特許請求の範囲第１項記載の半導体薄膜結晶
    層の製造方法。
  4. （４）前記絶縁基体として、シリコン基板上にシリコン
    酸化膜を形成したものを用いることを特徴とする特許請
    求の範囲第１項記載の半導体薄膜結晶層の製造方法。
JP58212438A 1983-11-14 1983-11-14 半導体薄膜結晶層の製造方法 Granted JPS60105219A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58212438A JPS60105219A (ja) 1983-11-14 1983-11-14 半導体薄膜結晶層の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58212438A JPS60105219A (ja) 1983-11-14 1983-11-14 半導体薄膜結晶層の製造方法

Publications (2)

Publication Number Publication Date
JPS60105219A true JPS60105219A (ja) 1985-06-10
JPH0136975B2 JPH0136975B2 (ja) 1989-08-03

Family

ID=16622602

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58212438A Granted JPS60105219A (ja) 1983-11-14 1983-11-14 半導体薄膜結晶層の製造方法

Country Status (1)

Country Link
JP (1) JPS60105219A (ja)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5895687A (ja) * 1981-11-30 1983-06-07 Nec Corp 薄膜の結晶粒成長方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5895687A (ja) * 1981-11-30 1983-06-07 Nec Corp 薄膜の結晶粒成長方法

Also Published As

Publication number Publication date
JPH0136975B2 (ja) 1989-08-03

Similar Documents

Publication Publication Date Title
EP0036137B1 (en) Method for production of semiconductor devices
JPS59195871A (ja) Ｍｏｓ電界効果トランジスタの製造方法
JPS6281709A (ja) 半導体装置の製造方法
JPS58169940A (ja) 半導体装置の製造方法
JPS5891621A (ja) 半導体装置の製造方法
JPH0588544B2 (ja)
JP2709591B2 (ja) 再結晶半導体薄膜の製造方法
JPH027415A (ja) Ｓｏｉ薄膜形成方法
JPS60105219A (ja) 半導体薄膜結晶層の製造方法
JPS621220A (ja) 欠陥が局在された配向シリコン単結晶膜を絶縁支持体上に製造する方法
JPS6347256B2 (ja)
JP2569402B2 (ja) 半導体薄膜結晶層の製造方法
JPS5825220A (ja) 半導体基体の製作方法
JPH0236050B2 (ja)
JPS6362894B2 (ja)
JPS6336512A (ja) 半導体単結晶薄膜の製造方法
JPH0775223B2 (ja) 半導体単結晶層の製造方法
JPH03284831A (ja) 半導体薄膜の形成方法
JPS60161396A (ja) シリコン薄膜の製造方法
JPS5919311A (ja) 半導体装置の製造方法
JP2526380B2 (ja) 多層半導体基板の製造方法
JPH03250620A (ja) 半導体装置の製造方法
JPH01162321A (ja) 半導体単結晶層の製造方法
JPS62206812A (ja) 半導体装置の製造方法
JPS60229330A (ja) 半導体装置の製造方法