JPS60138965A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS60138965A JPS60138965A JP24930383A JP24930383A JPS60138965A JP S60138965 A JPS60138965 A JP S60138965A JP 24930383 A JP24930383 A JP 24930383A JP 24930383 A JP24930383 A JP 24930383A JP S60138965 A JPS60138965 A JP S60138965A
- Authority
- JP
- Japan
- Prior art keywords
- film
- substrate
- emitter
- insulating film
- polycrystalline silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 9
- 238000004519 manufacturing process Methods 0.000 title claims description 4
- 239000000758 substrate Substances 0.000 claims abstract description 33
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 20
- 239000012535 impurity Substances 0.000 claims abstract description 12
- 238000005530 etching Methods 0.000 claims abstract description 9
- 238000005121 nitriding Methods 0.000 claims abstract description 8
- 238000000034 method Methods 0.000 claims abstract description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract 5
- 229910052710 silicon Inorganic materials 0.000 claims abstract 5
- 239000010703 silicon Substances 0.000 claims abstract 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 12
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 11
- 230000015572 biosynthetic process Effects 0.000 claims description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 abstract description 5
- 229910052796 boron Inorganic materials 0.000 abstract description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 4
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 abstract 1
- 229910052698 phosphorus Inorganic materials 0.000 abstract 1
- 239000011574 phosphorus Substances 0.000 abstract 1
- 238000007669 thermal treatment Methods 0.000 abstract 1
- 150000004767 nitrides Chemical class 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 241000218645 Cedrus Species 0.000 description 1
- 238000004880 explosion Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000006748 scratching Methods 0.000 description 1
- 230000002393 scratching effect Effects 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の技術分野
本発明はエミッタとベースのセルファライン構造のバイ
ポーラトランジスタの製造方法に関するものである。
ポーラトランジスタの製造方法に関するものである。
従来技術の問題点
エミッタとベースのセルファライン構造のバイポーラト
ランジスタが米国特許第４，２３４，３６２号にて提案
されている１Ｊこのトランジスタの欠点は耐圧が低いこ
とにある。第７図にその部分断面図ケ示す。ＩＯは基板
、１２はフィールド酸化膜１４はベース領域、１６はエ
ミッタ領域、１８はベース引出し用の多結晶シリコンｌ
漢、２０は保護用酸化膜である。この構造はエミッタ領
域１６とベース領域１４との基板表面での分離が、多結
晶シリコン膜１８の側壁に形成される酸化膜２０の２１
の部分の膜厚で決まるので、全体的にコンパクトにでき
る利点がある。しかし、その反面、この酸化ｇ２０の２
１の部分はＣＶＤ法や多結晶シリコン膜１８の酸化膜で
あるため、基板との界面状態が悪≦、エミッタ・ベース
間の耐圧が低いといつ間′題がある。
ランジスタが米国特許第４，２３４，３６２号にて提案
されている１Ｊこのトランジスタの欠点は耐圧が低いこ
とにある。第７図にその部分断面図ケ示す。ＩＯは基板
、１２はフィールド酸化膜１４はベース領域、１６はエ
ミッタ領域、１８はベース引出し用の多結晶シリコンｌ
漢、２０は保護用酸化膜である。この構造はエミッタ領
域１６とベース領域１４との基板表面での分離が、多結
晶シリコン膜１８の側壁に形成される酸化膜２０の２１
の部分の膜厚で決まるので、全体的にコンパクトにでき
る利点がある。しかし、その反面、この酸化ｇ２０の２
１の部分はＣＶＤ法や多結晶シリコン膜１８の酸化膜で
あるため、基板との界面状態が悪≦、エミッタ・ベース
間の耐圧が低いといつ間′題がある。
発明の目的
本発明はエミッターベース接合面の界面状態を良くし耐
圧を向上するととｔ目的とする。
圧を向上するととｔ目的とする。
発明の構成
本発明の半導体装置の製造方法は、半導体基板のベース
形成領域上に不純物ン含有する多結晶シリコン膜及びそ
の上に第１の絶縁膜ン形成する工程、該多結晶シリコン
膜及びその上の第１の絶縁□□ 膜のエミッタ形成領域上の部分を除去して該半導体基板
Ｚ露出する工程、上記露出した基板及び多結晶シリコン
膜の側面を直接窒化し窒化シリコン膜を形成する工程、
該窒化シリコン膜及び第１の絶縁膜上に第２の絶縁膜を
形成する工程、該第２の絶縁膜を表面からエツチングし
前記多結晶シリコン膜側面の窒化シリコン膜側壁に該第
２の絶縁膜の一部馨残す工程、該窒化シリコン膜の露出
された部分を除去し基板−ン露出する工程、該露出しく た基板に不純＃Ｙ導入しエミッタ領域を形成する工程を
有することを特徴とする。
形成領域上に不純物ン含有する多結晶シリコン膜及びそ
の上に第１の絶縁膜ン形成する工程、該多結晶シリコン
膜及びその上の第１の絶縁□□ 膜のエミッタ形成領域上の部分を除去して該半導体基板
Ｚ露出する工程、上記露出した基板及び多結晶シリコン
膜の側面を直接窒化し窒化シリコン膜を形成する工程、
該窒化シリコン膜及び第１の絶縁膜上に第２の絶縁膜を
形成する工程、該第２の絶縁膜を表面からエツチングし
前記多結晶シリコン膜側面の窒化シリコン膜側壁に該第
２の絶縁膜の一部馨残す工程、該窒化シリコン膜の露出
された部分を除去し基板−ン露出する工程、該露出しく た基板に不純＃Ｙ導入しエミッタ領域を形成する工程を
有することを特徴とする。
発明の実施例
本発明の実施例では基板表面のエミッタ、ベース接合面
ン基板の直接窒化膜で保護し、耐圧を向上させている。
ン基板の直接窒化膜で保護し、耐圧を向上させている。
第１図参照
半導体基板１０表面にフィールド酸化膜１２が形成され
べ一諷形成領域ンとり囲んでいる。その基板１０上にＰ
形のボロン不純物を含む多結晶シリコン膜を約３０００
１．その上にＣＶＤ法によるシリコン酸化膜等の絶縁膜
２０Ｙ約ａｏｏｏＸ形成する〇 第２図参照 上記の多結晶シリコン膜１８．酸化膜２０のエミッタ形
成領域部分ｔエツチング除去し基板を露出する。（図中
２２） 第３図参照 露出された基板表面及び多結晶シリコン膜１８の側面ン
直接窒化して窒化シリコン膜２４’ｔ’形成する。膜厚
は約ｘｏ−ｏｊＬで窒化雰囲気はＮＨｓガス、０．１〜
１０ Ｔｏｒｒ、ＲＦパワー５へ１５ ＫＷ、４００１
ｖＩＩｒ４１０５０℃である。この熱工程時に多結晶シ
リコン膜１８に含有されていたＰ形の不純物が基板内に
導入され、外部ベース領域１４が形成される。
べ一諷形成領域ンとり囲んでいる。その基板１０上にＰ
形のボロン不純物を含む多結晶シリコン膜を約３０００
１．その上にＣＶＤ法によるシリコン酸化膜等の絶縁膜
２０Ｙ約ａｏｏｏＸ形成する〇 第２図参照 上記の多結晶シリコン膜１８．酸化膜２０のエミッタ形
成領域部分ｔエツチング除去し基板を露出する。（図中
２２） 第３図参照 露出された基板表面及び多結晶シリコン膜１８の側面ン
直接窒化して窒化シリコン膜２４’ｔ’形成する。膜厚
は約ｘｏ−ｏｊＬで窒化雰囲気はＮＨｓガス、０．１〜
１０ Ｔｏｒｒ、ＲＦパワー５へ１５ ＫＷ、４００１
ｖＩＩｒ４１０５０℃である。この熱工程時に多結晶シ
リコン膜１８に含有されていたＰ形の不純物が基板内に
導入され、外部ベース領域１４が形成される。
第４図参照
窒化シリコン膜２４及び酸化膜２０上を含ん÷□
全面にＣＶＤ法によるシリコン酸化膜又はシリコ、・・
ン窒化膜等の保護用絶縁膜２６Ｙ３０００〜５０００Ｘ
程度形成する。 □ １°９＃″′１゜ リアクティブイオンエツチング法等の異方性工。
ン窒化膜等の保護用絶縁膜２６Ｙ３０００〜５０００Ｘ
程度形成する。 □ １°９＃″′１゜ リアクティブイオンエツチング法等の異方性工。
ツチングにより絶縁膜２６Ｙ表面から除去する。１・そ
、て側壁、え。二部２６・がヮうよう工、ヶルン制御す
る。このエツチングの条件としては、杉・とえばＣＨＦ
５４０ＳＣＣＭ、ＩＫＷｏ、２Ｔｏｒｒ程度のＲ−（す
°アクティブ・イオン−エツチング）法であ袢。
、て側壁、え。二部２６・がヮうよう工、ヶルン制御す
る。このエツチングの条件としては、杉・とえばＣＨＦ
５４０ＳＣＣＭ、ＩＫＷｏ、２Ｔｏｒｒ程度のＲ−（す
°アクティブ・イオン−エツチング）法であ袢。
、それに続いて、窒化シリコン膜２４の一部をｉ′に示
したようにエツチングで除去する。このよづにして形成
された開ロン通してＰ形のボロン不純物を基板に導入し
て内部ベース領域Ｉｎ’、Ｎ形のリンネ細物を基板に導
入してエミッタ領域１６を形成する。
したようにエツチングで除去する。このよづにして形成
された開ロン通してＰ形のボロン不純物を基板に導入し
て内部ベース領域Ｉｎ’、Ｎ形のリンネ細物を基板に導
入してエミッタ領域１６を形成する。
このため、基板表面でのエミッタ、ベース領域境界面は
基板１０Ｙ直接窒化した窒化シリコン膜２４の下に位置
するようになるので、その界面状態は良好で、耐圧は大
となる。
基板１０Ｙ直接窒化した窒化シリコン膜２４の下に位置
するようになるので、その界面状態は良好で、耐圧は大
となる。
第６図参照
第６図の断面図は、その後ベースＢ９．エミッタＥ、コ
レクタＣ電極を形成し完成したバイポーラトランジスタ
の全体を示す断面図である。２５はコレクタ領域である
。
レクタＣ電極を形成し完成したバイポーラトランジスタ
の全体を示す断面図である。２５はコレクタ領域である
。
発明の詳細
な説明したように、本発明によればエミッタ・ベース間
接合面が基板の直接窒化膜２４にて被憶されているため
、耐圧が高くなる。なお、多結晶シリコン膜１８の壁面
にも多結晶シリコンの窒化膜は形成されているものの、
そのような部分よりＰＮｆｉ１＝合面があるので、１耐
圧は十分高いものとなる。
接合面が基板の直接窒化膜２４にて被憶されているため
、耐圧が高くなる。なお、多結晶シリコン膜１８の壁面
にも多結晶シリコンの窒化膜は形成されているものの、
そのような部分よりＰＮｆｉ１＝合面があるので、１耐
圧は十分高いものとなる。
第１〜第６図は不発萌の一実施例の各工程ン示す断面図
、第７図は従来例の断面図である。 図中、１０は基板、１Ｂは多結晶シリコン膜１．２０は
第１の絶縁膜、２４は窒化シリコン膜、２６は第２の絶
縁膜、１４．１５はベース領域、】６はエミッタ領域、
２６は壁面に残った第２の絶縁膜の一部である。 １１！；ノ［；イ］ ２ 尾２回 し 第４ 図 ［／ 第 ５１２１
、第７図は従来例の断面図である。 図中、１０は基板、１Ｂは多結晶シリコン膜１．２０は
第１の絶縁膜、２４は窒化シリコン膜、２６は第２の絶
縁膜、１４．１５はベース領域、】６はエミッタ領域、
２６は壁面に残った第２の絶縁膜の一部である。 １１！；ノ［；イ］ ２ 尾２回 し 第４ 図 ［／ 第 ５１２１
Claims (1)
- 【特許請求の範囲】 半導体基板のベース形成領域上に不純物ン含有する多結
晶シリコン膜及びその上に第１の絶縁膜１′２′″′″
′１８゛。 該多結晶シリコン膜及びその上の第１の絶縁膜：□ のエミッタ形成領域上の部分を除去して該半導体：ヵヵ
Ｙ ｆ！ ａｊ−Ｊ−う工５、 １上記露出した基板及
び多結・晶シリコン膜の側面：ン直接窒化し電化シリコ
ン膜を形成する工程、 □該窒化シリコン膜及び第１の
絶縁膜上に第２の）′絶縁膜を形成する工程、 該第２の絶縁膜を表面からエツチングし前記多□：。 ＭＡ 、ＩＪ ：＋ ７．４Ｒつ。、、イ、ワ、１１、
工、工）。 ２の絶縁膜の一部ｌ残す工程、 該窒化シリコン膜の露出された部分ン除去し基二。 ：： 板を露出する工程、 １゜ ８１ 露１ｔｌ した基板に不純物を導入しエミッタ領
域）′を形成する工程を有することを特徴とする半導体
装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24930383A JPS60138965A (ja) | 1983-12-27 | 1983-12-27 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24930383A JPS60138965A (ja) | 1983-12-27 | 1983-12-27 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60138965A true JPS60138965A (ja) | 1985-07-23 |
Family
ID=17190971
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24930383A Pending JPS60138965A (ja) | 1983-12-27 | 1983-12-27 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60138965A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007309057A (ja) * | 2006-05-22 | 2007-11-29 | Sogo Keibi Hosho Co Ltd | 錠前装置および施解錠方法 |
-
1983
- 1983-12-27 JP JP24930383A patent/JPS60138965A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007309057A (ja) * | 2006-05-22 | 2007-11-29 | Sogo Keibi Hosho Co Ltd | 錠前装置および施解錠方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS583269A (ja) | 縦型ｍｏｓダイナミツクメモリ−セル | |
| US4408387A (en) | Method for producing a bipolar transistor utilizing an oxidized semiconductor masking layer in conjunction with an anti-oxidation mask | |
| JP3521648B2 (ja) | 半導体装置の製造方法 | |
| JPH0451068B2 (ja) | ||
| JPS60138965A (ja) | 半導体装置の製造方法 | |
| KR860001586B1 (ko) | 반도체장치 및 제조방법 | |
| JPS59108325A (ja) | 半導体装置の製造方法 | |
| JP2715479B2 (ja) | 半導体装置の製造方法 | |
| JPH01238058A (ja) | 高速バイポーラトランジスタの製造方法 | |
| JPS5919475B2 (ja) | 半導体装置の製法 | |
| JPH01208865A (ja) | 半導体装置の製造方法 | |
| JPS6118350B2 (ja) | ||
| JPH03160726A (ja) | 半導体装置の製造方法 | |
| JPS63249370A (ja) | 半導体装置およびその製造方法 | |
| JPS6136934A (ja) | 半導体装置の製造方法 | |
| JPS60257572A (ja) | 半導体装置の製造方法 | |
| JPH0629541A (ja) | 半導体装置の製造方法 | |
| JPS5858814B2 (ja) | 絶縁ゲ−ト半導体装置の製造法 | |
| JPH06188250A (ja) | 半導体装置の製造方法 | |
| JPS60127756A (ja) | 相補型電界効果半導体装置 | |
| JPH05343698A (ja) | 半導体装置の製造方法 | |
| JPS609164A (ja) | 半導体装置の製造方法 | |
| JPS61207068A (ja) | 半導体装置の製造方法 | |
| JPS6115589B2 (ja) | ||
| JPS59175766A (ja) | 半導体装置とその製造方法 |