JPS60138964A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS60138964A JPS60138964A JP58247127A JP24712783A JPS60138964A JP S60138964 A JPS60138964 A JP S60138964A JP 58247127 A JP58247127 A JP 58247127A JP 24712783 A JP24712783 A JP 24712783A JP S60138964 A JPS60138964 A JP S60138964A
- Authority
- JP
- Japan
- Prior art keywords
- region
- type
- transistor
- substrate
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 15
- 239000000758 substrate Substances 0.000 claims abstract description 15
- 238000009792 diffusion process Methods 0.000 abstract description 6
- 238000011084 recovery Methods 0.000 abstract description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 4
- 229910052710 silicon Inorganic materials 0.000 abstract description 4
- 239000010703 silicon Substances 0.000 abstract description 4
- 230000008020 evaporation Effects 0.000 abstract 1
- 238000001704 evaporation Methods 0.000 abstract 1
- 238000000034 method Methods 0.000 abstract 1
- 238000001259 photo etching Methods 0.000 abstract 1
- 230000003071 parasitic effect Effects 0.000 description 6
- 230000000694 effects Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 241001669679 Eleotris Species 0.000 description 1
- 241000282376 Panthera tigris Species 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- PNDPGZBMCMUPRI-UHFFFAOYSA-N iodine Chemical compound II PNDPGZBMCMUPRI-UHFFFAOYSA-N 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Bipolar Transistors (AREA)
- Bipolar Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の属する技術分野〕
本発明はトランジスタと同一半導体基板にトラ □ンジ
スタのコレクタ、エミッタ間に接続されるフ □リーホ
イーリングダイオードが集積された半導体：′装置に関
する。
スタのコレクタ、エミッタ間に接続されるフ □リーホ
イーリングダイオードが集積された半導体：′装置に関
する。
第１図に示すようにトランジスタ１０のコレクタ、□エ
ミッタ間にエミッタ接−合に逆並列接続されるフ ：Ｉ
ＩＩ −４＝ｊ ＩＩソ〃力゛メ壷−ｈ” ９１１Ｚ−
？−スイ、キング動作特性の向上のため逆回復時間が短
いこと、ならびに順方向電圧降下のできるだけ小さいこ
とが望ましい。従来は、このようなフリーホイーリング
ダイオード加として高速２ダイオードの個別素子を接続
していた。しかし接続工数の省略、部品点数の低減のた
めにトランジスタと同一基板内に集積する・、ことが要
望される。
ミッタ間にエミッタ接−合に逆並列接続されるフ ：Ｉ
ＩＩ −４＝ｊ ＩＩソ〃力゛メ壷−ｈ” ９１１Ｚ−
？−スイ、キング動作特性の向上のため逆回復時間が短
いこと、ならびに順方向電圧降下のできるだけ小さいこ
とが望ましい。従来は、このようなフリーホイーリング
ダイオード加として高速２ダイオードの個別素子を接続
していた。しかし接続工数の省略、部品点数の低減のた
めにトランジスタと同一基板内に集積する・、ことが要
望される。
本発明は上記のような′要望に答え、フリーホイーリン
グダイオードを本件のトランジスタの特性を低下させる
ことなく同一半導体基板に集積した半導体装置を提伊す
ることを目的とする。
グダイオードを本件のトランジスタの特性を低下させる
ことなく同一半導体基板に集積した半導体装置を提伊す
ることを目的とする。
本発明による半導体装置は、第−導電形の半導体基本に
第一表面より第二導電形の第一、第二の二つの領域が設
けられ、第二領域の深さは第一領域の響さより深く、第
一領域にはさらに第一表面より第、−導電形の第三領域
が設けられ、第三領域と第三領域が第一表面上に備えら
れる電極層により接続されることによって上記の目的を
達成する。
第一表面より第二導電形の第一、第二の二つの領域が設
けられ、第二領域の深さは第一領域の響さより深く、第
一領域にはさらに第一表面より第、−導電形の第三領域
が設けられ、第三領域と第三領域が第一表面上に備えら
れる電極層により接続されることによって上記の目的を
達成する。
第２図は本発明の一実施例を示し、情）は平面図、ｌｂ
ｌはｉａｔ図のＡ−Ａ？ｆｆＪ断面図である。第２図に
詔いＴ、Ｎ形シリコン基板−１の上面上のフォトエツチ
ングされた酸化膜をマスクとしての上面側から選択拡散
によりＰ領域２を形成した後、トランジスタのベース領
域となるＰ領域３を選択拡散により形成する。Ｐ領域３
の拡散時にＰ領域２における拡散がさらに通行し、Ｐ領
域３より深くなる。さらにベース領域３の中にエミッタ
領域となるＮ＋領域４を形成し、同時に下面にＮ＋層５
を形成する。この際Ｐ領域２．３はさらに深くなるがＰ
領域２かＰ領域３より深いことは維持される。最後に表
面の酸化膜８の所定の部分を除いて領域３にはベース電
極６を、領域４．領域２にはエミッタおよびフリーホイ
ーリングダイオードアノード共通電極７を、例えば蒸着
により形成して接続する。
ｌはｉａｔ図のＡ−Ａ？ｆｆＪ断面図である。第２図に
詔いＴ、Ｎ形シリコン基板−１の上面上のフォトエツチ
ングされた酸化膜をマスクとしての上面側から選択拡散
によりＰ領域２を形成した後、トランジスタのベース領
域となるＰ領域３を選択拡散により形成する。Ｐ領域３
の拡散時にＰ領域２における拡散がさらに通行し、Ｐ領
域３より深くなる。さらにベース領域３の中にエミッタ
領域となるＮ＋領域４を形成し、同時に下面にＮ＋層５
を形成する。この際Ｐ領域２．３はさらに深くなるがＰ
領域２かＰ領域３より深いことは維持される。最後に表
面の酸化膜８の所定の部分を除いて領域３にはベース電
極６を、領域４．領域２にはエミッタおよびフリーホイ
ーリングダイオードアノード共通電極７を、例えば蒸着
により形成して接続する。
またＮ 層５にはコレクタ電極９を被着する。このよう
にして同一基板中に゛トランジスタ部ｌＯと７リ一ホイ
ーリングダイオード部加とが構成された半導体装置がで
き上がる。この場合Ｐ領域−２、Ｎ層１、Ｎ”／ｉｉ５
により構成されるフリーホイーリングダイオードの高抵
抗層１の厚さＷはコレクタ層に比して薄くなっているの
で、このダイオードの順方向電圧降下は低く、逆回復時
間を短かくすることができる。′ 第４図は別の実施例で、第３図に等価回路を示したよう
にトランジスタ１０および（資）からなるダーリントン
接続トランジスタにフリーホイーリングダイオード加と
スピードアップダイオード４０が接続された回路を同一
半導体基板内に構成したものである。第４図において第
２図と共通の部分には同＝の符号が付されている。Ｎ層
１の中に形成されたＰＩＪ域１１をベース領域としさら
にその中に形成されたＮ＋領域１２をエミッタ領域とす
る前段トランジスタＩのエミッタ、ベース間に挿入され
、オフ時に後段トランジスタ１０のベースカラのキャリ
ア引抜きに役立つスピードアップダイオード・１０は、
Ｐ領域３とその中に形成されたＮ領域１３から構成され
る。このダイオード４０のγノード′眠極１４が前段ト
ランジスタ（資）のエミッタ電極１５と接続されている
。この場合、Ｎ＋領域１３、Ｐ領域３、Ｎ層ｌ、Ｎ＋層
５で形成される寄生ＮＰＮ トランジスｊの寄生効果を
減少させるためにＰ領域３の一部分３１とＮ層１０間の
Ｉ）Ｎ接合ｌこ深くし１寄生トランジスタのベース幅を
広くすることは既に知られ讐いる。このＰ領域３の深い
部分３１を本発明により′□深くされるＰ領域２と同時
に形成すれば、フリーホイーリングダイオード蜀の順方
１吋電圧降下の一減、逆回復時間の短縮とスピードアッ
プダイオ−。
にして同一基板中に゛トランジスタ部ｌＯと７リ一ホイ
ーリングダイオード部加とが構成された半導体装置がで
き上がる。この場合Ｐ領域−２、Ｎ層１、Ｎ”／ｉｉ５
により構成されるフリーホイーリングダイオードの高抵
抗層１の厚さＷはコレクタ層に比して薄くなっているの
で、このダイオードの順方向電圧降下は低く、逆回復時
間を短かくすることができる。′ 第４図は別の実施例で、第３図に等価回路を示したよう
にトランジスタ１０および（資）からなるダーリントン
接続トランジスタにフリーホイーリングダイオード加と
スピードアップダイオード４０が接続された回路を同一
半導体基板内に構成したものである。第４図において第
２図と共通の部分には同＝の符号が付されている。Ｎ層
１の中に形成されたＰＩＪ域１１をベース領域としさら
にその中に形成されたＮ＋領域１２をエミッタ領域とす
る前段トランジスタＩのエミッタ、ベース間に挿入され
、オフ時に後段トランジスタ１０のベースカラのキャリ
ア引抜きに役立つスピードアップダイオード・１０は、
Ｐ領域３とその中に形成されたＮ領域１３から構成され
る。このダイオード４０のγノード′眠極１４が前段ト
ランジスタ（資）のエミッタ電極１５と接続されている
。この場合、Ｎ＋領域１３、Ｐ領域３、Ｎ層ｌ、Ｎ＋層
５で形成される寄生ＮＰＮ トランジスｊの寄生効果を
減少させるためにＰ領域３の一部分３１とＮ層１０間の
Ｉ）Ｎ接合ｌこ深くし１寄生トランジスタのベース幅を
広くすることは既に知られ讐いる。このＰ領域３の深い
部分３１を本発明により′□深くされるＰ領域２と同時
に形成すれば、フリーホイーリングダイオード蜀の順方
１吋電圧降下の一減、逆回復時間の短縮とスピードアッ
プダイオ−。
ド４０の寄生トラ・ジヘタ効呆の減少とを回−１縁で達
成することができ会。 １ 〔発明の効果〕：； 本発明はトランジスタと同一半導体基板内にフ゛。
成することができ会。 １ 〔発明の効果〕：； 本発明はトランジスタと同一半導体基板内にフ゛。
８）−カイ−１，フ□、イオー１１．ゆ、イえ６、’Ｅ
−（７） ｍ ｌ・：１゜イオードの低抵抗側の層をト
ランジスタのベース１層より深くすることによりトラン
ジスタの特性と（：□無関係にフリーホーイーリングダ
イオードの高抵抗；・側の１−の幅を小さくし°Ｃ逆回
復時間の短縮と順方（明はＮＰＮ トランジスタに限ら
ずＰＮＰ ）ランジスタにおいても実施でき、またスピ
ードアップダイオード内蕨ダーリントントランジスタの
後段トランジスタに適用してスピードアップダイオード
の寄生トランジスタ効果の防止と同一製造工程において
実施できるなどその効果は極めて大きい。
−（７） ｍ ｌ・：１゜イオードの低抵抗側の層をト
ランジスタのベース１層より深くすることによりトラン
ジスタの特性と（：□無関係にフリーホーイーリングダ
イオードの高抵抗；・側の１−の幅を小さくし°Ｃ逆回
復時間の短縮と順方（明はＮＰＮ トランジスタに限ら
ずＰＮＰ ）ランジスタにおいても実施でき、またスピ
ードアップダイオード内蕨ダーリントントランジスタの
後段トランジスタに適用してスピードアップダイオード
の寄生トランジスタ効果の防止と同一製造工程において
実施できるなどその効果は極めて大きい。
第１図は本発明の実施される半導体？ｅｔの一例の等価
回路図、第２図はその構造を示し、（ａｌは平面図、（
ｂｌはｉａ１図のＡ−Ａ線断面図、第３図は本発明の実
施される別の半導体装置の等価回路図・第４図はその構
造を示す断面図である。 １・・・Ｎ形シリコン基板、２：・・フリーホイーリン
グダイオード了ノード側低抵抗領域、３・・・トランジ
スタベース領域、４・・・トランジスタエミッタ領域、
１０・・・トランジスタ、加・・・フリーホイーリング
ダイオード。 ５／・− Ｉ（−バ人＋ｉＦｉ’、ｉ 山 Ｉ７ し べ−、＝−
／ ”
回路図、第２図はその構造を示し、（ａｌは平面図、（
ｂｌはｉａ１図のＡ−Ａ線断面図、第３図は本発明の実
施される別の半導体装置の等価回路図・第４図はその構
造を示す断面図である。 １・・・Ｎ形シリコン基板、２：・・フリーホイーリン
グダイオード了ノード側低抵抗領域、３・・・トランジ
スタベース領域、４・・・トランジスタエミッタ領域、
１０・・・トランジスタ、加・・・フリーホイーリング
ダイオード。 ５／・− Ｉ（−バ人＋ｉＦｉ’、ｉ 山 Ｉ７ し べ−、＝−
／ ”
Claims (1)
- 【特許請求の範囲】 １）第一導電形の基板に第一表面より第二導電形らに第
一表面より第一導電形の第三領域が設けら 。 れ、第二領域と第三領域が第一表面上に備えられる電極
層により接続されたことを、特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58247127A JPS60138964A (ja) | 1983-12-27 | 1983-12-27 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58247127A JPS60138964A (ja) | 1983-12-27 | 1983-12-27 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60138964A true JPS60138964A (ja) | 1985-07-23 |
Family
ID=17158829
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58247127A Pending JPS60138964A (ja) | 1983-12-27 | 1983-12-27 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60138964A (ja) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5227277A (en) * | 1975-08-25 | 1977-03-01 | Origin Electric Co Ltd | Darlington connction type semiconductor unit |
| JPS5559769A (en) * | 1978-10-30 | 1980-05-06 | Nec Corp | Switching transistor |
| JPS57128963A (en) * | 1981-02-04 | 1982-08-10 | Nippon Denso Co Ltd | Semiconductor device |
| JPS5986259A (ja) * | 1982-11-08 | 1984-05-18 | Mitsubishi Electric Corp | 半導体装置 |
| JPS59123262A (ja) * | 1982-12-28 | 1984-07-17 | Toshiba Corp | 半導体装置 |
-
1983
- 1983-12-27 JP JP58247127A patent/JPS60138964A/ja active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5227277A (en) * | 1975-08-25 | 1977-03-01 | Origin Electric Co Ltd | Darlington connction type semiconductor unit |
| JPS5559769A (en) * | 1978-10-30 | 1980-05-06 | Nec Corp | Switching transistor |
| JPS57128963A (en) * | 1981-02-04 | 1982-08-10 | Nippon Denso Co Ltd | Semiconductor device |
| JPS5986259A (ja) * | 1982-11-08 | 1984-05-18 | Mitsubishi Electric Corp | 半導体装置 |
| JPS59123262A (ja) * | 1982-12-28 | 1984-07-17 | Toshiba Corp | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS60138964A (ja) | 半導体装置 | |
| JPS60224253A (ja) | 半導体装置およびその製造方法 | |
| JPS61134036A (ja) | 半導体集積回路の製造方法 | |
| JPS60123062A (ja) | 半導体集積回路の製造方法 | |
| JPH0425711B2 (ja) | ||
| JPS63311723A (ja) | 半導体集積回路の製造方法 | |
| JP2857206B2 (ja) | 縦型サイリスタの製造方法 | |
| JP2830515B2 (ja) | 半導体装置，およびその製造方法 | |
| JP2648027B2 (ja) | Ｉｉｌ型半導体装置 | |
| JPS6070756A (ja) | モノリシツクダ−リントントランジスタ | |
| JPH04130772A (ja) | 逆導通ゲートターンオフサイリスタの製造方法 | |
| JPS6039860A (ja) | 半導体装置の製造方法 | |
| JPS60116170A (ja) | 半導体装置 | |
| JPS6012755A (ja) | 半導体装置 | |
| JPH0139221B2 (ja) | ||
| JPS5992560A (ja) | 耐放射線半導体集積回路装置 | |
| JPH03192772A (ja) | 電界効果トランジスタ | |
| JPS62219656A (ja) | 半導体装置およびその製造方法 | |
| JPS61263150A (ja) | 半導体装置の製造方法 | |
| JPS6153862B2 (ja) | ||
| JPS59121872A (ja) | 半導体装置 | |
| JPS60245170A (ja) | バイポ−ラトランジスタおよびその製造方法 | |
| JPS59232458A (ja) | 半導体装置の製造法 | |
| JPS5817660A (ja) | 半導体装置 | |
| JPS6386425A (ja) | 半導体集積回路装置の製造方法 |