JPH03192772A - 電界効果トランジスタ - Google Patents
電界効果トランジスタInfo
- Publication number
- JPH03192772A JPH03192772A JP1334330A JP33433089A JPH03192772A JP H03192772 A JPH03192772 A JP H03192772A JP 1334330 A JP1334330 A JP 1334330A JP 33433089 A JP33433089 A JP 33433089A JP H03192772 A JPH03192772 A JP H03192772A
- Authority
- JP
- Japan
- Prior art keywords
- base
- field effect
- effect transistor
- layer
- base layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005669 field effect Effects 0.000 title claims abstract description 23
- 230000000694 effects Effects 0.000 claims description 4
- 230000005684 electric field Effects 0.000 claims 1
- 230000003071 parasitic effect Effects 0.000 abstract description 17
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 4
- 229920005591 polysilicon Polymers 0.000 abstract description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 3
- 230000006378 damage Effects 0.000 abstract description 3
- 229910052710 silicon Inorganic materials 0.000 abstract description 3
- 239000010703 silicon Substances 0.000 abstract description 3
- 239000000758 substrate Substances 0.000 abstract description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
- H01L29/7804—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は電界効果トランジスタに関し、特に破壊耐量を
向上させた電界効果トランジスタに関する。
向上させた電界効果トランジスタに関する。
従来の電界効果トランジスタは第２図に示すようにセル
領域７に、ソース８（エミッタ）、ベース９、ドレイン
１０（コレクタ）からなる寄生バイポーラトランジスタ
１１を内蔵しその外周には、ダイオード１２が形成され
ている。
領域７に、ソース８（エミッタ）、ベース９、ドレイン
１０（コレクタ）からなる寄生バイポーラトランジスタ
１１を内蔵しその外周には、ダイオード１２が形成され
ている。
第３図に電界効果トランジスタの等何回を示す。
電界効果トランジスタがブレークダウンした場合アバラ
ンシ電流は第３図のように■及び■を通って流れる。
ンシ電流は第３図のように■及び■を通って流れる。
電界効果トランジスタの破壊は■の電流がベース抵抗Ｒ
ｓを流れることによって、ベース−エミッタ間が順バイ
アスとなり、寄生トランジスタ１３がターンオンし電流
集中するため起る。
ｓを流れることによって、ベース−エミッタ間が順バイ
アスとなり、寄生トランジスタ１３がターンオンし電流
集中するため起る。
この従来の電界効果トランジスタは、セル領域に寄生ト
ランジスタを内蔵するため、アバランシェ電流により寄
生トランジスタがターンオンし電流集中により破壊する
という問題点があった。
ランジスタを内蔵するため、アバランシェ電流により寄
生トランジスタがターンオンし電流集中により破壊する
という問題点があった。
本発明の電界効果トランジスタは、ベース抵抗の小さい
寄生バイポーラトランジスタを内蔵している。
寄生バイポーラトランジスタを内蔵している。
次に本発明について図面を参照して説明する。
第１図は、本発明電界効果トランジスタのセル部断面図
である。Ｎ型シリコン基板１に酸化膜をマスクとして、
Ｐウェル層２を形成し、次にポリシリコンをマスクとし
て、Ｐベース層３を形成する。Ｐ ＋ 、＜−ス層４は
、寄生バイポーラトランジスタのベース抵抗を下げるた
めＰベース層３形成後、レジストをマスクとしＰベース
層３に形成する。Ｐ＋層４の領域は電界効果トランジス
タ形成後のＰ′″ベース層の横拡がりを考慮しチャネル
領域に影響を及ぼさないものとする。Ｐ＋ベース層４形
成後、ポリシリコンと、Ｐ＋層上の一部にアルミをマス
クとしてソース層５を形成する。
である。Ｎ型シリコン基板１に酸化膜をマスクとして、
Ｐウェル層２を形成し、次にポリシリコンをマスクとし
て、Ｐベース層３を形成する。Ｐ ＋ 、＜−ス層４は
、寄生バイポーラトランジスタのベース抵抗を下げるた
めＰベース層３形成後、レジストをマスクとしＰベース
層３に形成する。Ｐ＋層４の領域は電界効果トランジス
タ形成後のＰ′″ベース層の横拡がりを考慮しチャネル
領域に影響を及ぼさないものとする。Ｐ＋ベース層４形
成後、ポリシリコンと、Ｐ＋層上の一部にアルミをマス
クとしてソース層５を形成する。
寄生バイポーラトランジスタは、ソース、ベース、ドレ
インをエミッタ、ベース、コレクタとして電界効果トラ
ンジスタに内蔵している。本発明の電界効果トランジス
タではベースにＰ＋ベース層４を形成するため、従来の
電界効果トランジスタのベース層の比抵抗７００Ω／口
に対し２２０Ω／口程度の比抵抗となるため、寄生バイ
ポーラトランジスタのベース抵抗は、約１／３となる。
インをエミッタ、ベース、コレクタとして電界効果トラ
ンジスタに内蔵している。本発明の電界効果トランジス
タではベースにＰ＋ベース層４を形成するため、従来の
電界効果トランジスタのベース層の比抵抗７００Ω／口
に対し２２０Ω／口程度の比抵抗となるため、寄生バイ
ポーラトランジスタのベース抵抗は、約１／３となる。
電界効果トランジスタがブレークダウンした場合本発明
の効果により、寄生バイポーラトランジスタのベースに
流れる電流によるベース・エミッタ間のバイアスは小さ
くなり、オンしにくくなる。
の効果により、寄生バイポーラトランジスタのベースに
流れる電流によるベース・エミッタ間のバイアスは小さ
くなり、オンしにくくなる。
そのため電流集中による電界効果トランジスタの破壊を
しにくくすることができる。
しにくくすることができる。
なお、上記実施例はＮチャネルの場合について述べたが
、本発明はＰチャネルの場合にも適用できる。
、本発明はＰチャネルの場合にも適用できる。
以上説明したように、本発明は、寄生バイポラトランジ
スタのベース抵抗を小さくしたため、電界効果トランジ
スタのセル部の電流集による破壊をしにくくするという
効果を有する。
スタのベース抵抗を小さくしたため、電界効果トランジ
スタのセル部の電流集による破壊をしにくくするという
効果を有する。
第１図は、本発明の一実施例のセル部断面図、第２図は
、従来の電界効果トランジスタ断面図、第３図は、電界
効果トランジスタの等何回路図である。 １・・・・・・Ｎ型シリコン基板、２・・・・・・Ｐウ
ェル層、３・・・・・Ｐベース層、４・・・・・・Ｐ＋
ベース層、５・・・・・ソース層、６・・・・・・ゲー
トポリシリ層、７・・・・・・セル領域、８・・・・・
・ソース、９・・・・・・ベース、ＩＱ・・・・・・ド
レイン、１１・・・・・・寄生バイポーラトランジスタ
、１２・・・・・・寄生ダイオード、１３・・・・・・
寄生ノくイポーラトランジスタ。
、従来の電界効果トランジスタ断面図、第３図は、電界
効果トランジスタの等何回路図である。 １・・・・・・Ｎ型シリコン基板、２・・・・・・Ｐウ
ェル層、３・・・・・Ｐベース層、４・・・・・・Ｐ＋
ベース層、５・・・・・ソース層、６・・・・・・ゲー
トポリシリ層、７・・・・・・セル領域、８・・・・・
・ソース、９・・・・・・ベース、ＩＱ・・・・・・ド
レイン、１１・・・・・・寄生バイポーラトランジスタ
、１２・・・・・・寄生ダイオード、１３・・・・・・
寄生ノくイポーラトランジスタ。
Claims (1)
- 表面にソース及びゲートを有し裏面にドレインを有する
電界効果トランジスタに於て、チャネルを形成するベー
ス領域内にベース領域と同じ導電型の高濃度の層を有し
ていることを特徴とする電界効果トランジスタ
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1334330A JPH03192772A (ja) | 1989-12-21 | 1989-12-21 | 電界効果トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1334330A JPH03192772A (ja) | 1989-12-21 | 1989-12-21 | 電界効果トランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03192772A true JPH03192772A (ja) | 1991-08-22 |
Family
ID=18276152
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1334330A Pending JPH03192772A (ja) | 1989-12-21 | 1989-12-21 | 電界効果トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03192772A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2009099182A1 (ja) * | 2008-02-06 | 2009-08-13 | Rohm Co., Ltd. | 半導体装置 |
-
1989
- 1989-12-21 JP JP1334330A patent/JPH03192772A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2009099182A1 (ja) * | 2008-02-06 | 2009-08-13 | Rohm Co., Ltd. | 半導体装置 |
| JP5693851B2 (ja) * | 2008-02-06 | 2015-04-01 | ローム株式会社 | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3156300B2 (ja) | 縦型半導体装置 | |
| JPH02290077A (ja) | 絶縁ゲート型バイポーラトランジスタ | |
| JP3186405B2 (ja) | 横型ｍｏｓｆｅｔ | |
| JP3185292B2 (ja) | 半導体装置 | |
| JPH03192772A (ja) | 電界効果トランジスタ | |
| JP3240896B2 (ja) | Ｍｏｓ型半導体素子 | |
| JPS6373670A (ja) | 導電変調型ｍｏｓｆｅｔ | |
| JPS6273760A (ja) | 半導体装置 | |
| JP3216315B2 (ja) | 絶縁ゲート型バイポーラトランジスタ | |
| JPH11251590A (ja) | 高耐圧半導体デバイス | |
| JPH07176731A (ja) | 縦型絶縁ゲート電界効果トランジスタ | |
| JPS5994873A (ja) | Ｍｏｓトランジスタ | |
| JPH02230774A (ja) | 絶縁ゲート型半導体装置 | |
| JPS6047470A (ja) | 半導体装置 | |
| JP3655143B2 (ja) | 高耐圧半導体装置 | |
| JPH03205877A (ja) | 絶縁ゲート電界効果トランジスタ | |
| KR960032717A (ko) | 스마트 디스크리트를 갖는 반도체 장치 | |
| JPH03184369A (ja) | 半導体装置 | |
| JPH01185971A (ja) | 絶縁ゲート型半導体装置 | |
| JP2816985B2 (ja) | 縦型ｍｏｓ電界効果トランジスタ | |
| JPH0124939Y2 (ja) | ||
| JPH0110938Y2 (ja) | ||
| JPH0684931A (ja) | バイポーラ型半導体装置 | |
| JPS60128656A (ja) | 半導体装置 | |
| JPH08172057A (ja) | 半導体拡散領域形成方法 |