JPS60137124A - ピ−ク位置検出装置 - Google Patents
ピ−ク位置検出装置Info
- Publication number
- JPS60137124A JPS60137124A JP58250285A JP25028583A JPS60137124A JP S60137124 A JPS60137124 A JP S60137124A JP 58250285 A JP58250285 A JP 58250285A JP 25028583 A JP25028583 A JP 25028583A JP S60137124 A JPS60137124 A JP S60137124A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- peak position
- peak
- input
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は周期的な波形を待つアナログ係号のピーク点の
時間的位置検出に関するものでおる。
時間的位置検出に関するものでおる。
従来の一定周波数の正弦波のピーク位−検出装置のブロ
ック図を第１図に示す。図においてｔｌ＋は入力された
信号をＯｖを基準として正期間と負期間とに識別する比
軟器であり、（ｚｌはこの比較器の出力信号を遅延させ
るための遅延回路であ、ｊ＞、ｔａ＋はこの遅延回路の
出力信号を波頭微分し波形ｆ！−聚える波形整形回路で
ある。
ック図を第１図に示す。図においてｔｌ＋は入力された
信号をＯｖを基準として正期間と負期間とに識別する比
軟器であり、（ｚｌはこの比較器の出力信号を遅延させ
るための遅延回路であ、ｊ＞、ｔａ＋はこの遅延回路の
出力信号を波頭微分し波形ｆ！−聚える波形整形回路で
ある。
従来のピーク位置検出装置は上記の様に４１’成され、
定まった周波数の正弦波が比較器１１１Ｐｊ入力すると
正弦波の上弦及び下弦か識別されてティシタ゛ル信号と
なる。このディジタル信号は遅延回路（２）により入力
正弦波の位相より９０度遅延し、鼓形優形回路で波頭微
分され入力正弦波のピーク位的に合致した信号として出
力される。タイムチャートを第２図に示す。
定まった周波数の正弦波が比較器１１１Ｐｊ入力すると
正弦波の上弦及び下弦か識別されてティシタ゛ル信号と
なる。このディジタル信号は遅延回路（２）により入力
正弦波の位相より９０度遅延し、鼓形優形回路で波頭微
分され入力正弦波のピーク位的に合致した信号として出
力される。タイムチャートを第２図に示す。
しかし、このような従来の装Ｗにおいてはｙｉｍ ｌ＆
回路（２）の遅延時間が一定であるため、入力正弦波か
固有の周仮数の場合でしかピーク位１にの検出力・でき
ず、正弦波の周ｔＨｔ数か変化した場合、あるいはピー
ク位騎゛検出ｏ］′Ｔｉ１″な周波数で夕・つてもその
ヒーク位回か遅延回路（２１と合致しないような非正弦
波の場合は使用できないという欠点かめった。
回路（２）の遅延時間が一定であるため、入力正弦波か
固有の周仮数の場合でしかピーク位１にの検出力・でき
ず、正弦波の周ｔＨｔ数か変化した場合、あるいはピー
ク位騎゛検出ｏ］′Ｔｉ１″な周波数で夕・つてもその
ヒーク位回か遅延回路（２１と合致しないような非正弦
波の場合は使用できないという欠点かめった。
本発明はこのような欠点を改善する目的でなされたもの
で、入力信号をディジタル信号ｒ（変換し。
で、入力信号をディジタル信号ｒ（変換し。
そのディジタル信号の変化を比！１３Ｃｉ＝にて検出し
。
。
ピーク点の時間的位ｔｋｋアップカウンタ及びダウンカ
ウンタにて計３１１１シ、ピーク位置検出化号を出力す
る。入力信号の波形及び周波数による制限のないピーク
位置検出装置を提案するものである。
ウンタにて計３１１１シ、ピーク位置検出化号を出力す
る。入力信号の波形及び周波数による制限のないピーク
位置検出装置を提案するものである。
第３図はこの発明の一実施例を示すブロック図である。
（３）は従来装置と同一または従来装置の相当部分であ
るところの波形整形凹路、（４ｊは入力アナログ信号を
ディジタ／Ｌ／変換するためのアナログ／ディジタル変
換器、（５１はディジタル形式に変換された係号を以前
にラッチしておいた最大振幅イ１θと比較し、大なる匍
を判定および保持するためのピーク点検出回路、（６）
は入力アナログ信号の一周期分の始めよｐ最大ピーク位
鍮までの時間を・計測し１次周期のピーク点に対応した
時間に４ｇ号を出力す灸だめの、ピーク位置検出信号発
生回路、（７）は２種類のディジタル信号の太゛小の比
較を行なう比較器、（８Ｊは必要なデータを保持してお
く′ためのラッチ、（９）は時間を計測するためのアッ
プカウンタ、（１１は与えられた佃よりダウンカウント
を行ないカウンタの値が０になるまでの時間計測を行な
うダウンカウンタである。
るところの波形整形凹路、（４ｊは入力アナログ信号を
ディジタ／Ｌ／変換するためのアナログ／ディジタル変
換器、（５１はディジタル形式に変換された係号を以前
にラッチしておいた最大振幅イ１θと比較し、大なる匍
を判定および保持するためのピーク点検出回路、（６）
は入力アナログ信号の一周期分の始めよｐ最大ピーク位
鍮までの時間を・計測し１次周期のピーク点に対応した
時間に４ｇ号を出力す灸だめの、ピーク位置検出信号発
生回路、（７）は２種類のディジタル信号の太゛小の比
較を行なう比較器、（８Ｊは必要なデータを保持してお
く′ためのラッチ、（９）は時間を計測するためのアッ
プカウンタ、（１１は与えられた佃よりダウンカウント
を行ないカウンタの値が０になるまでの時間計測を行な
うダウンカウンタである。
上記のように構成された装置〆ｆにおいて、与えられた
入力アナログ信号はアナログ／ディジタル変換器（４１
によってアナログ信号に対応したディジタル信号に変換
される。このディジタル信号は比較器ｉ５１− （７１
において、ラッチ１５１− ｉｌｌの出力と大小の比較
か行なわれる。このラッチ＋５１−１８１の値は、入力
信号が以前のピーク値より大きい場合に人力係号のｆｉ
ｂかラッチされ、小さい場合は以ｂｉ（のピークイ１μ
がそのままラッチされる。
入力アナログ信号はアナログ／ディジタル変換器（４１
によってアナログ信号に対応したディジタル信号に変換
される。このディジタル信号は比較器ｉ５１− （７１
において、ラッチ１５１− ｉｌｌの出力と大小の比較
か行なわれる。このラッチ＋５１−１８１の値は、入力
信号が以前のピーク値より大きい場合に人力係号のｆｉ
ｂかラッチされ、小さい場合は以ｂｉ（のピークイ１μ
がそのままラッチされる。
従って比較器＋５１− ＋７１の出力は、ディジタル俊
（算された入力信号がその陶ル」内のピーク＋＝ 全越
え増加する時に論理１となり、又ラッチ＋５１− （８
＋の佃も更新され続ける。ここで入カイぎ号かピーク点
を過ぎ低減を始めるとラッチ１５１− ＋８１に保持さ
れたＩ庁ｊの信号との間に大小の逆転ケ生じ比％ ＠
ｆａｉｌ −’ （７１の出力が論理０となる。従って
比較器１５＋ −（７１の出力によりピーク点の検出信
号が得られる。又、比較器（５＋ −（７１の出力でラ
ッチ１５＋ −（８１を制＠１し、その値を常にピーク
値に保持させておく。ピーク点検出信号は、その周期の
始めより時間号計測しているアップカウンタ（９）Ｋ接
続されているラッチ（６１−［８１に伝達され、ラッチ
ｔ６１− ＋８１は比較器＋５１− ＋７１がより大き
い値を見つける毎にアップカウンタ（９）の値を保持す
る。従って入力アナログ信号の正期間終了時にはラッチ
＋５１− ＋８１に最大ピーク点の時間開数か保持され
る。ラッチ＋５１− ＋８１の値は入力アナログ信号の
負期…」中にダウンカウンタｔ１切にプリセットされ１
次の周期の開始と共にターウ／カウンタＱＯＩはプリセ
ットされた計数を減じてゆき、ダウンカウンタ（１０）
の内容が０になった時点で出力される桁下は信号を波形
整形回路＋３１ Ｋ通すことによりピーク位置信号とし
て装置外部に出力する。又、ダウンカウンタＱｌ自体も
その時点で停止する。比較器（７）はアナログ／ディジ
タル変換器（４）の出力信号の正期間及び負期間を刊足
し、ラッチｆ５１−１ｔ１．アップカウンタ（９）、ダ
ウンカウンタＯＩ］ｌにリセット、プリセットなどのタ
イミングを供給している。第４図に第３図の実施例にお
ける主要Ｂ１ζ分のタイムチャートを示す。
（算された入力信号がその陶ル」内のピーク＋＝ 全越
え増加する時に論理１となり、又ラッチ＋５１− （８
＋の佃も更新され続ける。ここで入カイぎ号かピーク点
を過ぎ低減を始めるとラッチ１５１− ＋８１に保持さ
れたＩ庁ｊの信号との間に大小の逆転ケ生じ比％ ＠
ｆａｉｌ −’ （７１の出力が論理０となる。従って
比較器１５＋ −（７１の出力によりピーク点の検出信
号が得られる。又、比較器（５＋ −（７１の出力でラ
ッチ１５＋ −（８１を制＠１し、その値を常にピーク
値に保持させておく。ピーク点検出信号は、その周期の
始めより時間号計測しているアップカウンタ（９）Ｋ接
続されているラッチ（６１−［８１に伝達され、ラッチ
ｔ６１− ＋８１は比較器＋５１− ＋７１がより大き
い値を見つける毎にアップカウンタ（９）の値を保持す
る。従って入力アナログ信号の正期間終了時にはラッチ
＋５１− ＋８１に最大ピーク点の時間開数か保持され
る。ラッチ＋５１− ＋８１の値は入力アナログ信号の
負期…」中にダウンカウンタｔ１切にプリセットされ１
次の周期の開始と共にターウ／カウンタＱＯＩはプリセ
ットされた計数を減じてゆき、ダウンカウンタ（１０）
の内容が０になった時点で出力される桁下は信号を波形
整形回路＋３１ Ｋ通すことによりピーク位置信号とし
て装置外部に出力する。又、ダウンカウンタＱｌ自体も
その時点で停止する。比較器（７）はアナログ／ディジ
タル変換器（４）の出力信号の正期間及び負期間を刊足
し、ラッチｆ５１−１ｔ１．アップカウンタ（９）、ダ
ウンカウンタＯＩ］ｌにリセット、プリセットなどのタ
イミングを供給している。第４図に第３図の実施例にお
ける主要Ｂ１ζ分のタイムチャートを示す。
なお１以上の説明では入力アナログ信号の正期間のピー
ク位置ＶＣ関する検出方法ＶＣついて述べたが、使用さ
れている全ての比較器の大小の判別全逆転させることに
より負期間のピーク位ｒｋニ関する検出も可能である。
ク位置ＶＣ関する検出方法ＶＣついて述べたが、使用さ
れている全ての比較器の大小の判別全逆転させることに
より負期間のピーク位ｒｋニ関する検出も可能である。
本発明は以上説明したように、ティジタルイざ骨形式に
変換された入力信号を処理することにより。
変換された入力信号を処理することにより。
任意の波形及び任意の周波数を持つ信号の最大ピーク点
の時間的位置を検出できる効果が詰る。
の時間的位置を検出できる効果が詰る。
第１図は従来の一定周波数の正弦波ＶＣ対するピーク位
置検出装置のブロック図、第２図は第１図の主要ない分
のタイムチャート、第３図は本発明の一実施例を示すブ
ロック図、第４図は第３図の主要部分のタイムチャート
である。 図において、（４１はアナログ／ディジタル変換器。 （５）はピーク点検出回路、（６）はピーク位瞳信号発
生回路、（７）は比較器、（８ンはラッチ、（９）はア
ップカウンタ、θＱはダウンカウンタ、（３）は波形整
形回路。 αＤはアナログ／ディジタル変換器である。 なお１図中、同一符号は同一または相当部分を示す。 代鯉人 大 岩 増 刊
置検出装置のブロック図、第２図は第１図の主要ない分
のタイムチャート、第３図は本発明の一実施例を示すブ
ロック図、第４図は第３図の主要部分のタイムチャート
である。 図において、（４１はアナログ／ディジタル変換器。 （５）はピーク点検出回路、（６）はピーク位瞳信号発
生回路、（７）は比較器、（８ンはラッチ、（９）はア
ップカウンタ、θＱはダウンカウンタ、（３）は波形整
形回路。 αＤはアナログ／ディジタル変換器である。 なお１図中、同一符号は同一または相当部分を示す。 代鯉人 大 岩 増 刊
Claims (1)
- 周期性のおるアナログイぎ号音入力し、それに対応した
ディジタル信号に変換するアナログ／ディジタル変換回
路と、この変換回路に接続されテイジタルイら号量の変
化を判定しピーク点を検出するピーク点検出回路と、そ
の検出結果を上記人力アナログ信号に対応した時間的位
置検出す信号に変換するピーク位ＩＫ信号発生回路を備
えたことを特徴とするピーク位置検出装−０
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58250285A JPS60137124A (ja) | 1983-12-26 | 1983-12-26 | ピ−ク位置検出装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58250285A JPS60137124A (ja) | 1983-12-26 | 1983-12-26 | ピ−ク位置検出装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60137124A true JPS60137124A (ja) | 1985-07-20 |
Family
ID=17205624
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58250285A Pending JPS60137124A (ja) | 1983-12-26 | 1983-12-26 | ピ−ク位置検出装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60137124A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0194271A (ja) * | 1987-10-06 | 1989-04-12 | Fujitsu Ltd | アシンメトリ測定装置 |
-
1983
- 1983-12-26 JP JP58250285A patent/JPS60137124A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0194271A (ja) * | 1987-10-06 | 1989-04-12 | Fujitsu Ltd | アシンメトリ測定装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109444559B (zh) | 脉冲信号的采样方法、重建方法和装置 | |
| WO2022089080A1 (zh) | 用于对比较器进行阈值校正的方法、装置及系统 | |
| JPS60137124A (ja) | ピ−ク位置検出装置 | |
| US4594576A (en) | Circuit arrangement for A/D and/or D/A conversion with nonlinear D/A conversion | |
| JPH0723901B2 (ja) | 周波数応答関数測定方法 | |
| EP0423987A2 (en) | Apparatus and method for extracting the RMS value from a signal | |
| JPH03189569A (ja) | 電圧測定装置 | |
| JPH04590Y2 (ja) | ||
| JPS6336155A (ja) | 交流測定器のオ−トレンジ装置 | |
| JP3085496B2 (ja) | サンプリング式測定装置 | |
| JP3284146B2 (ja) | 波形データ演算装置 | |
| JPH03165123A (ja) | オートレンジ測定装置 | |
| JPH07110349A (ja) | 位相角測定装置 | |
| JP3106450B2 (ja) | 電力測定装置 | |
| JPH0829458A (ja) | アナログ／ディジタル変換回路 | |
| CN114487581A (zh) | 一种周期信号的数字幅值测量方法 | |
| JPH02151775A (ja) | 自動トリガ装置 | |
| SU905879A1 (ru) | Устройство дл определени шагов считывани сигнала по времени в стробоскопических измерительных преобразовател х | |
| JPH0772186A (ja) | Ｐｌｌ同期式測定装置 | |
| SU1226321A1 (ru) | Способ преобразовани переменного напр жени в посто нное по уровню среднеквадратического значени | |
| SU1005297A1 (ru) | Устройство дл измерени и контрол параметров аналого-цифровых преобразователей | |
| JPH04286965A (ja) | 実効値測定装置 | |
| JP2562046Y2 (ja) | 平均化演算回路 | |
| JPH01298916A (ja) | ディジタル形周波数継電器 | |
| JPH06289066A (ja) | 交流入力測定装置 |