JPS60136416A - 高速半導体マルチプレクサ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （１）発明の技術分野 本発明は、マルチプレクサに関するものであり、より詳
細に述べれば、高速半導体マルチプレクサに関するもの
である。

（２）発明の背景と問題点 先行技術によるマルチプレクサは、機械的リレーを利用
して種々の入力源を選択してきた。

機械的リレーは、比較的高い故障率を示す。従って、入
力源数、よってリレー数が増加するのに比例してこのよ
う々マルチプレクサの信頼度は低減する。

先行技術によるマルチプレクサはまた、直列のスイッチ
装置と、およびアースに分岐しているスイッチ装置とか
ら成る半導体チップを種々の入力源を選択をするのに利
用してきた。このようなマルチプレクサの回路内の分布
コンデンサーにより、選択された入力源の出力は、選択
されなかった入力源からの信号によって干渉される。

従って、有効に供給されうる入力源数は、このように生
じた漏話によって制限されることになる。更に、このよ
うなマルチプレクサの入力源数および構成要素が増大す
ると、周波数応答は減勢し、かつ電力消費が増大する。

従って、迅速に応答し、しかも漏話を生ずることなく多
数の入力源を確実に提供できるマルチプレクサが必要と
されている。

（３）発明の目的 本発明は、夫々が高電圧入力源と低電圧入力源とから構
成された複数の入力源から複数対の入力信号を受信し、
かつ一対またはそれ以上の選択された対の入力信号を出
力するマルチプレクサを提供することを目的としている
。

（４）発明の構成 入力信号の電圧は、所定の範囲内で降下する。

本発明によるマルチプレクサは、６対のトランジスタの
ベースが前記入力源の一つの高電圧源および低電圧源に
夫々結合している第１の複数対のトランジスタを備えた
装置から構成されている。前記装置は、更に、前記第１
の複数対のトランジスタの各トランジスタのコレクタに
所定の電圧を印加する手段を備えている。複数対のダイ
オードが前記第１の複数対のトランジスタに夫々結合さ
れており、６対のダイオードのアノードが前記第１の複
数対のトランジスタの対応対のトランジスタのエミッタ
に夫々結合されるようになっている。第２の複数対のト
ランジスタは、夫々、前記第１の複数対のトランジスタ
に夫々結合されており、前記第２の複数対のトランジス
タの６対のトランジスタのコレクタは、前記第１の複数
対のトランジスタの対応対のトランジスタのエミッタに
夫々結合されるようになっている。第２の複数のトラン
ジスタの各トランジスタのコレクタは、前記ダイオード
のアノードに結合されており、前記ダイオードの前記ア
ノードには第１の複数対のトランジスタの対応するトラ
ンジスタが結合されている。

前記装置は、更に、第２の複数対のトランジスタの選択
された一対のトランジスタのベースに所定の電圧を印加
する手段と、および前記選択された対のトランジスタの
エミッタに所定の電流を印加する手段とを備えている。

第６の複数対のトランジスタは、第１の複数対のトラン
ジスタに夫々結合されており、第３の複数対のトランジ
スタの６対のトランジスタのエミッタが第１の複数対の
トランジスタの対応対のトランジスタのエミッタに夫々
結合されるようになっている。第６の複数対のトランジ
スタの各トランジスタのエミッタは、前記ダイオードの
アノードに結合されており、前記ダイオードの前記アノ
ードには第１の複数対のトランジスタの対応するトラン
ジスタが結合されている。第６の複数対のトランジスタ
の各トランジスタのコレクタに所定の電圧を印加し、か
つ第３の複数対のトランジスタの選択された一対のトラ
ンジスタのベースに所定の電圧を印加する手段が備えら
れている。第１の出力トランジスタのベースは、６対の
ダイオードの一方のダイオードのカソードに結合されて
おり、第２の出力トランジスタのベースは６対のダイオ
ードのもう一方のダイオードのカソードに結合されてい
る。第１の出力トランジスタのコレクタに所定の電圧を
印加する手段が第２の出力トランジスタのコレクタに所
定の電圧を印加する手段と共に用いられている。前記装
置は、また、各ダイオードのカソードに結合され、第２
の複数対のトランジスタの選択された対のトランジスタ
のエミッタに印加された所定の電流の所定の比率の電流
をこの選択された対のトランジスタに結合された上記対
のダイオードを介してシンクする手段も備えている。

動作に際し、第６の複数対のトランジスタは、対応する
ダイオードのアノードに所定の電圧を印加することによ
って選択されなかった入力信号の出力を阻止する。第２
の複数対のトランジスタは、第１の複数対のトランジス
タの対応するトランジスタのエミッタ、および対応する
ダイオードのアノードに電流を印加することによって出
力トランジスタのエミッタに選択された入力信号を出力
させる。

本発明は、また、夫々が単一の入力信号のみを発生する
複数の入力源から複数の入力信号を受信し、かつ一つま
たはそれ以上の選択された入力信号を出力するマルチプ
レクサも提供するものである。この本発明の実施例の構
成および動作は、上記の構成および動作と類似しており
、通常上記複数対の構成要素は別個のものと置換される
。

本発明の良好な実施例においては、ダイオードを介して
シンクされる所定の電流の所定の比率はほぼ１／２であ
る。選択されたトランジスタに印加される電流のこの比
率をシンクすることによって迅速な周波数応答が得られ
る。

本発明によって、浮遊容量および構成要素の容量が低減
される。固有残留回路容量が非常に高い率で充電され、
増大された帯域中の可能出力を生ずる。本発明は、低電
力回路と比較的少ない構成要素ですみ、信頼度の損失、
周波数応答の低減、および漏話の発生もなく、多数の入
力源と共に使用することができる。

（５）良好な実施例についての説明 本発明は、種々の入力電圧源を選択し、前記選択に対応
する出力を発生するマルチプレクサを提供するものであ
る。第１図では、電源１１が高電圧源１１Ｂおよび低電
圧源１１ｂによって構成されているが、そこで高電圧源
１１ａによって発生される電圧は、少くとも低電圧源１
１ｂによって発生される電圧程度となっている。トラン
ジスタ２０のベースは高電圧源１１ａに結合されており
、トランジスタ２１のベースは低電圧源１１ｂに結合さ
れている。同様に、電圧源１２から１９は、高電圧源１
２ａから１９ａおよび低電圧源１２ｂから１９ｂによっ
て夫々構成されている。トランジスタ２２．２４゜２６
、２Ｂ、　ｌ、３２．３４および３６のベースは、高電
圧源１２ａ、　１５ａ、　１４Ｂ、　１５ａ、１６Ｂ、
　１７Ｂ、　１８ａおよび１９ａに夫々結合されている
。トランジスタ２１、２３．２５．２７．２９．３１．
３３．３５および３７のベースは、低電圧源１２ｂ、　
１３１）、　１４ｂ、　１５ｂ、　Ｌ６ｂ。

１７ｂ、１８ｂおよび１９ｂに夫々結合されている。

トランジスタ２０−３７のコレクタは、電圧源９１に結
合されている。トランジスタ４０のコレクタは、トラン
ジスタ２０のエミッタに結合されており、トランジスタ
４１のコレクタは　トランジスタ２１のエミッタに結合
されている。乙の態様で、トランジスタ４０および４１
は、トランジスタ１１と関連するトランジスタ２０およ
ヒ２１に夫々結合されている。トランジスタ４０および
４１のベースは結合されており、トランジスタ４０　の
ベースはスイッチ装置６０に結合されている。トランジ
スタ４０および４１のエミッタは、スイッチ装置６０に
結合されている。同様に、トランジスタ４３のベースは
、トランジスタ４２のベースに結合されており、トラン
ジスタ４２のベースおよびトランジスタ４２ならびに４
３のエミッタはスイッチ装置６０に結合されている。ト
ランジスタ４２および４３のコレクタは電圧源１２と関
連するトランジスタ２２および２３のエミッタに夫々結
合されている。

トランジスタ４４−５７は対になっており、類似の態様
で結合されているが、前記トランジスタの６対はスイッ
チ装置６０および対応する電圧電流源と関連するトラン
ジスタに結合されている。スイッチ装置６０は、電流源
６１および電圧源６２に結合されている。スイッチ装置
６０によって、所定の電圧をトランジスタ４０−５７の
選択された対のベースに印加し、かつ所定の電流を前記
の選択された対のエミッタに印加することができる。

トランジスタ７１のベースはトランジスタ７０のベース
に結合されており、トランジスタ７０のベースは、スイ
ッチ装置９０に結合されている。トランジスタ７０およ
び７１のコレクタは、電圧源９１に結合されている。ト
ランジスタ７０および７１のエミッタは、電圧源１１と
関連するトランジスタ２０および２１のエミッタに夫々
結合されている。同様に、トランジスタ７３のベースは
、トランジスタ７２のベースに結合されており、トラン
ジスタ７２のベースはスイッチ装置９０に結合されてい
る。トランジスタ７２および７６のコレクタは、電圧源
９１に結合されている。トランジスタ７２および７３の
エミッタは電圧源１２と関連するトランジスタ２２およ
び２３のエミッタと夫々結合されている。トランジスタ
７４−８７は対になっており、類似の態様で結合されて
おり、前記トランジスタの６対は、電圧源９１、スイッ
チ装置９０および対応する電圧源と関連するトランジス
タに結合されている。スイッチ装置９０は、電圧源９２
に結合されている。スイッチ装置９０によって、所定の
電圧をトランジスタ７０−８７　の選択された対のベー
スに印加することができる。

ダイオード１００のアノードはトランジスタ４０のコレ
クタ、およびトランジスタ７０のエミッタに結合されて
いる。ダイオード１００のアノード、トランジスタ２０
のエミッタ、トランジスタ４０のコレクタおよびトラン
ジスタ７０のエミッタは、接続点１５０に夫々結合され
ているのが望ましい。ダイオード１０００カソードは、
トランジスタ１２０のベースに結合されている。ダイオ
ード１０１のアノードは・トランジスタ４１のコレクタ
、およびトランジスタ７１のエミッタに結合されている
。ダイオード１０１のアノード、トランジスタ２１のエ
ミッタ、トランジスタ４１のコレクタおよびトランジス
タ７１のエミッタは、夫々、接続点１３１に結合されて
いるのが望ましい。ダイオード１０１のカソードは、ト
ランジスタ１２１のベースに結合されている。この態様
で、ダイオード１００および１０１は、電圧源１１と関
連している。ダイオード１０２−１１７は、類似の態様
で結合されている。すなわち、ダイオード１０２−１１
７のアノードは、トランジスタ４２−５７のコレクタに
夫々結合されており、かつトランジスタ７２−８７のエ
ミッタに夫々結合されている。ダイオード１０２−１１
７のアノード、トランジスタ２２−５７のエミッタ、ト
ランジスタ４２−５７のコレクタおよびトランジスタ７
２−８７のエミッタは、夫々、接続点１５２−１４７に
各々結合されている。ダイオード１０２．　ｉｏ４゜１
０６、１０８．１１０．１１２．　ｉ１４および１１６
　のカソードは、トランジスタ１２０のベースに結合さ
れている。ダイオード１０３．１０５．１０７．１０９
゜１１１、１１３．１１５および１１７のカソードは、
トランジスタ１２１のベースに結合されている。この態
様で、ダイオード１０２−１１７の一対は、電圧源１２
−１９の夫々と関連している。

トランジスタ１２０のコレクタは、電圧源１５０に結合
されている。トランジスタ１２１のコレクタは、電圧源
１５１に結合されている。電流シンク１５２は、トラン
ジスタ１２０のベースとダイオード１００．１０２．１
０４．１０６．１０８．１１０゜１１２．１１４および
１１６のカソード間で結合されている。電流シンク１５
２Ｊまた、トランジスタ１２１のベースとダイオード１
０１．１０３．１０５゜１０７、１０９．１１１．１１
３．１１５および１１７のカソード間にも結合されてい
る。電流シンク１５２によって、選択された対のトラン
ジスタ４０−５７に印加される電流の所定の比率の電流
がダイオード１００−１１７の対応する対を介して分流
される。残余電流は、トランジスタ２０−５７　の対応
する対のエミ゛ツタへ流れる。前記所定の比率はほぼ１
／２が望ましい。

負荷１５４は、トランジスタ１２０および１２１のエミ
ッタに結合されている。負荷１５４を駆動するのに十分
な電流シ／り１５５が負荷１５４とトランジスタ１２０
ならびに１２１のエミッタとの間で結合されている。

動作に際し、入力電圧源１１−１９の夫々によって高入
力端子および低入力電圧が供給される。

これらの入力電圧は、殆んど損失することなく、−ｖＩ
からｖｌの範囲内の電圧となっている。但Ｉ２！９ し、ｖｌは、一定の、しかし任意の、正電圧である。入
力電圧源１１−１９のうちの一つ、例えば入力源１３が
選択され、その高低入力電圧を出力させる。このだめに
は、スイッチ装置６０によって、Ｖｌより正の電圧が電
圧源６２によってトランジスタ４０−５７の対のベース
に印加され、前記トランジスタ４０−５７のコレクタは
トランジスタ２０−５７の対のエミッタに夫々結合され
、前記トランジスタ２０−３７のベースハ選択された入
力源の高電圧入力源および低電圧入力源に夫々結合され
る８この場合、トランジスタ２４および２５の対のベー
スは、入力源１３の高電圧入力源および低電圧入力源１
３Ｂおよび１３ｂに夫々結合される。従って、■１より
正の電圧がスイッチ機構６０を介し、電圧源６２によっ
てトランジスタ４４および４５の対のベースに印加され
、前記トランジスタ４４および４５のコレクタはトラン
ジスタ２４および２５の対のエミッタに夫々結合される
。

また、スイッチ装置６０によって、電流源Ｆ５ ６１によって印加された電流は、トランジスタ４０−５
７の前記対のエミッタに印加され、前記トランジスタ４
０−５７前記対のベースにはｖＩより正の電圧が印加さ
れる。この場合、電流はトランジスタ４４および４５の
対のエミッタに印加される。この印加される電流の大き
さは、分布回路および装置の容量とを含む所定の要件に
よって決まる。

＝ｖ１よりも負の電圧は、電圧源９１によってトランジ
スタ２０−３７のコレクタおよびトランジスタ７０−８
７のコレクタに印加される。

スイッチ装置９０を介して、ｖＩよりも正の電圧が電圧
源９２によってトランジスタ７０−８７の対のベースに
印加されニトランジスタ７０−８７の対のエミッタはト
ランジスタ２０−３７の対のエミッタに夫々結合され、
前記トランジスタ２０−５７の対のベースは選択された
入力源の高電圧源および低電圧源に夫々結合される。

この場合、トランジスタ２４および２５の対は、上記の
如く、電圧源１５に結合される。従って、Ｖ■よりも正
の電圧が、スイッチ装置９ｏを介して電圧源９２により
トランジスタ７４および７５の対のベースに印加され、
前記トランジスタ７４および７５の対のエミッタはトラ
ンジスタ２４および２５の対のエミッタに夫々結合され
る。このようにして、トランジスタ７４および７５の対
はオフとなり、電圧源９２からトランジスタ７０−７３
および７６−８７のベースに電圧が印加されることはな
いので、これらのトランジスタはオンとなる。従って、
トランジスタ７０−７３および７６−８７のエミッタに
夫々結合されているトランジスタ２０−２３および２６
−３７のエミッタは、はぼ電圧源９１によってトランジ
スタ７０−８７のコレクタに印加される一ＶＩよりも負
の電圧となる。

トランジスタ７　（ＩＩ−７３および７６−８７の工２
ツタに夫々結合されているダイオード１００−１０３お
よび１０６−１１７のアノードも、はぼ電圧源９１によ
ってトランジスタ７０−８７のコレクタに印加された一
ＶＩよりも負の電圧となる。

トランジスタ４４および４５のコレクタから流れる電流
の所定の比率の電流はトランジスタ２４および２５のエ
ミッタに流れる。従って、トランジスタ２４および２５
はエミッタのフォロアーとして機能する。すなわち、エ
ミッタに現われる電圧は、夫々高電圧入力源１３ａおよ
び低電圧入力源１３ｂによってトランジスタ２４および
２５のベースに印加される電圧に夫々追従する。トラン
ジスタ２４および２５のエミッタの電圧は、ダイオード
１０４および１０５　のアノードに夫々現われる。トラ
ンジスタ２４および２５のベースの電圧は、ダイオード
１０４　および１０５のカソードに夫々現われる。電流
はダイオード１０４および１０５を介して電流シンク１
５２′に流れる。電流シンク１５２は、ダイオード１０
４および１０５を介して流れる電流が、夫々、トランジ
スタ４４および４５のコレクタを介して流れる電流のほ
ぼ１／２となるのが望ましい。−ｖＩおよび７１間のダ
イオード１０４のカソードの電圧は、ダイオード１００
゜１０２、１０６．１０８．１１０．１１２．１１４お
よび１１６のカソードに現われる。ダイオード１００．
１０２゜１０６、１０８．１１０．１１２．１１４およ
び１１６　のアノードの電圧は＝ｖ■よりも負となるの
で、これらのダイオードのアノードおよびカソード間の
電圧差は負となり、電流はそこを流れない。同様に−ｖ
工および７１間のダイオード１０５のカソードの電圧は
、ダイオード１０１．１０５．１０７，１０９゜１１１
、１１３．１１５および１１７　のカソードに現われる
。タイオード１０１．１０３．１０７．１０９．１１１
゜１１３．１１５および１１７のアノードの電圧は−ｖ
Ｉよりも負となるのでこれらのダイオードのアノードお
よびカソード間の電圧差は負となり、電流はそこを流れ
ない。従って、電圧源１１．１２および１４−１９から
の入力信号はダイオード１００−１０３および１０／ｌ
−１１７によって阻止される。

ｖＩよりも正の電圧が電圧源１５０によってトランジス
タ１２０のコレクタに印加され、ｖＩよネ本正の電圧が
電圧源１５１によってトランジスタ　１２１のコレクタ
に印加される。従って、トランジスタ１２０および１２
１はエミッタの７オロアーとして機能する。すなわち、
トランジスタ１２０および１２１のエミッタに現われる
電圧は、夫々ダイオード１０４および１０５を介してト
ランジスタ１２０および１２１のベースに印加される電
圧に夫々追従する。この態様で、トランジスタ１２０お
よび１２１のエミッタは、高電圧入力源１３ａおよび低
電圧入力源１３ｂの入力電圧に夫々追従する。

トランジスタ１２０および１２１のエミッタに結合され
た負荷１５４は、前記負荷１５４と前記トランジスタ１
２０ならびに１２１のエミッタとの間で結合されている
電流シンク１５５によって駆動される。

その他の入力源１１．１２．１４−１９のいずれも選択
可能であり、その入力を類似の態様で出力させる。

各入力源が一つの電圧入力源のみを必要とする場合、第
１図の装置を変更して、省略される入力と関連する素子
を省略するだけでそのような電源を供給することができ
る。例えば、第１図で入力源１１−１９の夫々がたった
一つの電圧入力源、例えば、電圧入力源１１ａ−１９ａ
のみから夫々構成されている場合、省略される人力源１
１ｂ−１９ｂに対応するトランジスタおよびダイオード
が省略される。例えば、電圧入力源１３ｂの省略によっ
て、対応するトランジスタ２５゜４５ならびに７５、お
よび対応するダイオード１０５が省略され、トランジス
タ１２１も省略される。

（６）発明の効果 以上述べたように、入力源１１−１９の夫々と関連する
６対の素子から二つの素子のうちの一方を省略すること
によって、第１図の装置は、一つの電圧入力源から成る
選択された入力源に容易に変更することができる。

本発明は、入力源がいくつあっても使用することができ
る、前記入力源は、一種類の電圧入力まだは二種類の電
圧入力のいずれでもよい。

上記装置は、素子のいくつかを結合しないでおくことに
よって、または使用しない素子を省略することによって
入力源を少なくすることができる。例えば、第１図では
、Ｎ≦８の場合、Ｎ個の入力源をトランジスタ２０−３
７の対応対に結合し、トランジスタ２０−３７のうちの
９−Ｎ対を結合しないでおくことによって、Ｎ個の入力
源を使用することができる。また、より少ない入力源を
使用する場合は、トランジスタ２０−３７の使用されな
い対のトランジスタと関連する素子とを上記装置より省
略することができる。

例えば、８個の入力源のみがトランジスタ２０−３７に
結合される場合、トランジスタ３６および３７の対を、
関連するトランジスタ５６ならびに５７．８６ならびに
８７、および関連するダイオード１１６ならびに１１７
と共に省略することができる。上記装置も容易に変更可
能であり、対応するトランジスタおよびダイオードを付
加するだけで追加入力源を使用することができる。

例えば、第１図で、二つの電圧入力源から構成される１
０番目の入力源も使用する場合、他の人力源のいずれと
も関連する素子の構成と同じ構成が単に追加の入力源に
対して付加されるにすぎない。例えば、入力源１３と関
連するトランジスタ２４ならびに２５、トランジスタ４
４ならびに４５、トランジスタ７４ならびに７５、およ
びダイオード１０４ならびに１０５の上記構成は各追加
入力源に対しても同じものとなる。

第１図におけるスイッチ装置６０および９Ｏは、先行技
術において周知のものであり、市販のデジタル的作動装
置から構成されたものでも、従来の先行技術のうちの一
つによって容易に考案されうるものでもよい。また、電
流シンク１５２および１５５も通常の先行技術の一つに
よって容易に供給される通常の機械装置である。

選択された入力源を出力する一Ｅ記装置は、拡大されて
一つ以上の出力を発生することができる。第２図では、
入力源１１−１９．負荷１５４゜および電流シンク１５
５のない第１図の装置を表すプルチブレクサ１６０が第
１図に図示の如く、入力源１７０−１７８に結合されて
いる。入力源１７０−１７８のうちの一つを選択し、第
１図のトランジスタ１２０および１２１のエミッタに対
応する出力端子１６１および１６２で出力することがで
きる。マルチプレクサ１６０と同じマルチプレクサ１６
４は、マルチプレクサ１６０と同じ態様で入力源１７０
−１７８に結合されている。

入力源１７０−１７８のいずれか一つをマルチプレクサ
１６４によって選択し、出力端子１６５および１６６で
出力することができる。このようにして、入力源１７０
−１７８のうち二つの入力源が独立して選択されること
によって出力するととができる。マルチプレクサ１６０
と同じ構成の追加マルチプレクサを類似の態様で入力源
１７０−１７８に結合し、入力源１７０−１７８のうち
独立して選択された入力源に対応する出力をいくつでも
発生することができる。夫々が一つの電圧入力源のみか
ら構成された入力源に対して、それと共に用いられる上
記マルチプレクサを類似の態様で拡大し、独立して選択
された入力源をいくつでも出力することができる。

本発明は、その良好な実施例で説明されてきたが、使用
した用語は説明のための用語であって制限するものでは
なく、その広い観点において本発明の範囲および精神か
ら逸脱せずに添付の特許請求の範囲内で変更されうるも
のと理解されたい。

【図面の簡単な説明】

第１図のａ−ｄは、部分的にブロック図で示された本発
明の良好な実施例の構成図であり、複数の入力源の各入
力源は、高電圧入力源と低電圧入力源とによって構成さ
れており、第２図は、一対以上の選択された入力信号を
出力する本発明の良好な実施例を図示しだものである。 図中、１１ａ−１９ａは高電圧源、１１ｂ−１９ｂ　は
低電圧源、２０−３７．４０−５７および７０−８７は
トランジスタ、６０はスイッチ装置、６１は電流源、６
２は電圧源、９０はスイッチ装置、９１および９２は電
圧源、１００−１１７はダイオード、１２０および１２
１は出力トランジスタ、１３０−１４７は接続点、１５
０および１５１は電圧源、１５２は電流シンク、１５４
は負荷、１５５は電流シンク、１６０および１６４はマ
ルチプレクサ、１６１および１６２は出力端子、１６５
および１６６は出力端子、１７０−１７８は入力源、を
夫々示す。

Claims (1)

1. 【特許請求の範囲】 （１）高電圧源および低電圧源から夫々構成された複数
   の入力源から所定の範囲の電圧を有する複数対の入力信
   号を受信し、かつ前記複数対の入力信号から選択された
   少くとも一対の入力信号を出力するマルチプレクサであ
   って、前記装置は、第１の複数対のトランジスタの各対
   のトランジスタのベースが前記入力源の高電圧入力源お
   よび低電圧入力源に夫々結合されている前記第１の複数
   対のトランジスタと、前記第１の複数対のトランジスタ
   の各トランジスタのコレクタに所定の電圧を印加する手
   段と、前記第１の複数対のトランジスタに夫々結合され
   ており複数対のダイオードの各対のダイオードのアノー
   ドが前記第１の複数対のトランジスタの対応対のトラン
   ジスタのエミッタに夫々結合されるようになっている前
   記複数対のダイオードと、前記第１の複数対のトランジ
   スタに夫々結合されており第２の複数対のトランジスタ
   の各対のトランジスタのコレクタは前記第１の複数対の
   トランジスタの対応対のトランジスタのエミッタに夫々
   結合され、前記第２の複数対のトランジスタの各トラン
   ジスタのコレクタは前記の複数対のダイオードの前記ダ
   イオードのアノードに結合され、前記複数対のダイオー
   ドの前記ダイオードのアノードには前記第１の複数対の
   トランジスタの対応するトランジスタが結合されるよう
   になっている前記第２の複数対のトランジスタと、前記
   第２の複数対のトランジスタの選択された一対のトラン
   ジスタのペースに所定の電圧を印加する手段と、前記第
   ２の複数対のトランジスタの前記の選択された対のトラ
   ンジスタのエミッタに所定の電流を印加する手段と、前
   記第１の複数対のトランジスタに夫々結合されており第
   ３の複数対のトランジスタの各対のトランジスタのエミ
   ッタが前記第１の複数対のトランジスタの対応対のトラ
   ンジスタのエミッタに夫々結合され、前記第３の複数対
   のトランジスタの各トランジスタのエミッタは前記複数
   対のダイオードの前記ダイオードのアノードに結合され
   、前記複数対のダイオードの前記アノードには前記第１
   の複数対のトランジスタの対応するトランジスタが結合
   されるようになっている前記第５の複数対のトランジス
   タと、前記第６の複数対のトランジスタの各トランジス
   タのコレクタに所定の電圧を印加する手段と、前記第３
   の複数対のトランジスタの選択された対のトランジスタ
   のペースに所定の電圧を印加する手段と、ペースが前記
   複数対のダイオードの各対の第１のダイオードのカソー
   ドに結合されている第１の出力トランジスタと、前記第
   １の出力トランジスタのコレクタに所定の電圧を印加す
   る手段と、ペースが前記複数対のダイオードの各対の第
   ２のダイオードのカソードに結合されている第２の出力
   トランジスタと、前記第２の出力トランジスタのコレク
   タに所定の電圧を印加する手段と、および前記複数対の
   ダイオードの各ダイオードのカソードに結合されており
   前記第２の複数対のトランジスタの前記選択された対の
   トランジスタに結合された前記複数対のダイオードの一
   対のダイオードを介して前記第２の複数対のトランジス
   タの前記の選択された対のトランジスタのエミッタに印
   加される前記所定の電流の所定の比率の電流をシンクす
   る手段とを備えた装置から構成されていることを特徴と
   する上記高速半導体マルチプレクサ。 （２、特許請求の範囲第１項記載のマルチプレクサにお
   いて、前記第１の複数対のトランジスタの各トランジス
   タのコレクタに所定の電圧を印加する前記手段と、およ
   び前記第３の複数対のトランジスタの各トランジスタの
   コレクタに所定の電圧を印加する前記手段とは、前記第
   １および第３の複数対のトランジスタの各トランジスタ
   のコレクタに結合された第１の電圧源から構成されてい
   ることを特徴とする上記高速半導体マルチプレクサ。 （３）特許請求の範囲第２項記載のマルチプレクサにお
   いて、前記第２の複数対のトランジスタの選択された対
   のトランジスタのペースに所定の電圧を印加する前記手
   段は、第２の電圧源と前記第２の複数対のトランジスタ
   の前記の選択された対のトランジスタのペースに前記第
   ２の電圧源を結合するスイッチ手段とから構成されてお
   り、前記第２の複数対のトランジスタの前記の選択され
   た対のトランジスタのエミッタに所定の電流を印加する
   前記手段は、電流源と前記第２の複数対のトランジスタ
   の前記の選択された対のトランジスタのエミッタに前記
   電流源を結合するスイッチ手段とから構成、されており
   、かつ前記第３の複数対のトランジスタの選択された対
   のトランジスタのペースに所定の電圧を印加する前記手
   段は、第３の電圧源と前記第６の複数対のトランジスタ
   の前記の選択された対のトランジスタのペースに前記第
   ３の電圧源を結合するスイッチ手段とから構成されてい
   ることを特徴とする上記高速半導体マルチプレクサ。 （４）特許請求の範囲第３項記載のマルチプレクサに１
   おいて、前記第１の出力トランジスタのコレクタに所定
   の電圧を印加する前記手段は、前記第１の出力トランジ
   スタのコレクタに結合された電圧源から構成されており
   、かつ前記第２の出力トランジスタのコレクタに所定の
   電圧を印加する前記手段は前記第２の出力トランジスタ
   のコレクタに結合された電圧源から構成されていること
   を特徴とする上記高速半導体マルチプレクサ。 （５）特許請求の範囲第４項記載のマルチプレクサにお
   いて、前記の電流シンク手段は前記複数対のダイオード
   の各ダイオードのカソードに結合された電流シ／りから
   構成されているととを特徴とする上記高速半導体マルチ
   プレクサ。 （６）特許請求の範囲第５項記載のマルチプレクサにお
   いて、前記所定の電流の前記所定の比率はほぼ１／２で
   あることを特徴とする上記高速半導体マルチプレクサ。 （力　特許請求の範囲第５項記載のマルチプレクサにお
   いて、前記第１および第２の出力トランジスタのエミッ
   タに結合されて電流をシンクし、予選択された負荷を駆
   動する手段から更に構成されていることを特徴とする上
   記高速半導体マルチプレクサ。 （８）特許請求の範囲第１項記載のマルチプレクサにお
   いて、前記装置は、前記第１の複数対のトランジスタの
   ６対のトランジスタのベースが前記入力源のうちの一つ
   の高電圧源および低電圧源に夫々結合されている少くと
   も一つの前記装置と同じ構造の装置から更に構成されて
   いることを特徴とする上記高速半導体マルチプレクサ。 （９）複数の入力源から所定の範囲の電圧を有する複数
   の入力信号を受信し、かつ前記複数の入力信号から少く
   とも一つの入力信号を出力するマルチプレクサであって
   、前記装置は、第１の複数のトランジスタの各トランジ
   スタのベースが前記人力源の一つに結合されている前記
   第１の複数のトランジスタと、前記第１の複数のトラン
   ジスタの各トランジスタのコレクタに所定の電圧を印加
   する手段と、前記第１の複数のトランジスタに夫々結合
   されて各ダイオードのアノードが前記第１の複数トラン
   ジスタの対応するトランジスタのエミッタに結合される
   ように々っている複数のダイオードと、前記第１の複数
   のトランジスタに夫々結合されており第２の複数のトラ
   ンジスタの各トランジスタのコレクタは前記第１の複数
   のトランジスタの対応するトランジスタのエミッタに結
   合され前記第２の複数のトランジスタの各トランジスタ
   のコレクタは前記複数のダイオードの前記ダイオードの
   アノードに結合され前記複数のダイオードの前記ダイオ
   ードのアノードには前記第１の複数のトランジスタの対
   応するトランジスタが結合されるようになっている前記
   第２の複数のトランジスタと、前記第２の複数のトラン
   ジスタの選択されたトランジスタのベースに所定の電圧
   を印加する手段と、前記第２の複数のトランジスタの前
   記の選択されたトランジスタのエミッタに所定の電流を
   印加する手段と、前記第１の複数のトランジスタに夫々
   結合されており第３の複数のトランジスタの各トランジ
   スタのエミッタが前記第１の複数のトランジスタの対応
   するトランジスタのエミッタに結合され、前記第６の複
   数のトランジスタの各トランジスタのエミッタが前記複
   数のダイオードの前記ダイオードのアノードに結合され
   、前記複数のダイオードの前記ダイオードのアノードに
   は前記第１の複数のトランジスタの対応するトランジス
   タが結合されるようになっている前記第３の複数のトラ
   ンジスタと、前記第３の複数のトランジスタの各トラン
   ジスタのコレクタに所定の電圧を印加する手段と、前記
   第３の複数のトランジスタの選択されたトランジスタの
   ベースに所定の電圧を印加する手段と、ベースが前記複
   数のダイオードの各ダイオードのカソードに結合されて
   いる出力トランジスタと、前記出力トランジスタのコレ
   クタに所定の電圧を印加する手段と、および前記複数の
   ダイオードの各ダイオードのカソードに結合されて前記
   第２の複数のトランジスタの前記の選択されたトランジ
   スタに結合された前記複数のダイオードのあるダイオー
   ドを介して前記第２の複数のトランジスタの前記の選択
   されたトランジスタのエミッタに印加された前記所定電
   流の所定の比率の電流をシンクする手段とを備えだ装置
   から構成されていることを特徴とする上記高速半導体マ
   ルチプレクサ。 ０〔特許請求の範囲第９項記載のマルチプレクサにおい
   て、前記第１の複数のトランジスタの各トランジスタの
   コレクタに所定の電圧を印加する前記手段と、および前
   記第６の複数のトランジスタの各トランジスタのコレク
   タに所定の電圧を印加する手段は前記第１および第３の
   複数のトランジスタの各トランジスタのコレクタに結合
   された第１の電圧源から構成されていることを特徴とす
   る上記高速半導体マルチプレクサ。 Ｕ　特許請求の範囲第１０項記載のマルチプレクサにお
   いて、前記第２の複数のトランジスタの選択されたトラ
   ンジスタのベースに所定の電圧を印加する前記手段は第
   ２の電圧源と前記第２の複数のトランジスタの前記の選
   択されたトランジスタのベースに前記第２の電圧源を結
   合するスイッチ手段とから構成されており、前記第２の
   複数のトランジスタの前記の選択されたトランジスタの
   エミッタに所定の電流を印加する前記手段は電流源と前
   記第２の複数のトランジスタの前記の選択されたトラン
   ジスタのエミッタに前記電流源を結合するスイッチ手段
   とから構成されており、かつ前記第３の複数のトランジ
   スタの選択されたトランジスタのベースに所定の電圧を
   印加する前記手段は第３の電圧源と前記第３の複数のト
   ランジスタの前記選択されたトランジスタのペースに前
   記第３の電圧源を結合するスイッチ手段とから構成され
   ていることを特徴とする上記高速半導体マルチプレクサ
   。 （Ｉ乃　特許請求の範囲第１１項記載のマルチプレクサ
   において、前記出力トランジスタのコレクタに所定の雷
   １圧を印加する前記手段は前記出力トランジスタのコレ
   クタに結合された電圧源から構成されていることを特徴
   とする上記高速半導体マルチプレクサ。 ←■　特許請求の範囲第１２項記載のマルチプレクサに
   おいて、前記電流シンク手段は前記複数のダイオードの
   各ダイオードのカソードに結合された電流シンクから構
   成されていることを特徴とする上記高速半導体マルチプ
   レクサ。 Ｉ　特許請求の範囲第１３項記載のマルチプレクサにお
   いて、前記所定の電流の前記所定の比率はほぼ１／２で
   あることを特徴とする上記高速半導体マルチプレクサ。 ａ９　特許請求の範囲第１３項記載のマルチプレクサに
   おいて、前記装置は前記出力トランジスタのエミッタに
   結合され、電流をシンクして予選択された負荷を駆動す
   る手段から更に構成されていることを特徴とする上記高
   速半導体マルチプレクサ。 （ｌｅ　特許請求の範囲第９項記載のマルチプレクサに
   おいて、前記装置は、前記第１の複数のトランジスタの
   各トランジスタのペースが前記入力源の一つに結合され
   ている少くとも一つの前記装置と同じ構造の装置から更
   に構成されていることを特徴とする上記高速半導体マル
   チプレクサ。