JPS59112800A

JPS59112800A - 信号レベル表示装置

Info

Publication number: JPS59112800A
Application number: JP58193923A
Authority: JP
Inventors: Kazutatsu Sano; 佐野　千達
Original assignee: Teac Corp
Current assignee: Teac Corp
Priority date: 1983-10-17
Filing date: 1983-10-17
Publication date: 1984-06-29
Also published as: JPH0258840B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】本発明は、磁気記録再生装置等に於いて順次に入力する
信号のレベルを監視するための信号レベル表示装置に関
し、更に詳細には、２チヤンネルの信号レベルを容易に
表示することが出来る信号レベル表示装置に関する。

記録再生に於（・て、信号のレベルは重要な意味を有す
るので、殆んどの磁気記録再生装置に信号レベル表示装
置が設けられて℃・る。ところで、ステレオ記録再生装
置の場合には、第１チヤンネル（左チャンネル）と第２
チヤンネル（右チャンネル）との両方のレベル表示装置
を設けなければならないために、回路構成が鳥雑になっ
た。

そこで、本発明の目的は、簡単な構成で第１及び第２チ
ヤンネルの信号レベルを表示することが可能な信号レベ
ル表示装置を提供することにある。

上記目的を達成するための本発明は、第１チヤンネルの
信号のレベルを表示するための第１チャンネル用発光素
子と、第２チヤンネルの信号のレベルを表示するための
第２チャンネル用発光累子と、前記第１及び第２チャン
ネル用発光累子を断続点灯しても視覚上連続点灯と見な
ぜるような繰返し周波数で低レベル期間と高レベル期間
とが交互に存在するチャンネル切替信号を供給するチャ
ンネル切替信号供給回路と、前記チャンネル切替信号の
低レベル期間に前記第１チヤンネルの信号を選択し、前
記チャンネル切替信号の高レベル期間に前記第２チヤン
ネルの信号を選択するように前記チャンネル切替信号に
応答して前記第１及び第２のチャンネルの信号を交互に
選択するチャンネル選択スイッチと、前記チャンネル選
択スイッチの出力端子と前記第１及び第２チャンネル用
発光素子の一端との間に接続され且つ前記第１及び第２
チヤイネルの信号のレベルに対応した表示状態を得るよ
うに構成された共通の表示駆動回路と、前記第１チャン
ネル用発光累子の他端と直流電源との間に接続され且つ
前記チャンネル切替信号に応答して前記低レベル期間に
オン状態となるように構成された第１の発光切替スイッ
チと、前記第２チャンネル用発光紫子の他端と直流電源
との間に接続され且つ前記チャンネル切替信号に応答し
て前記高レベル期間にオン状態となるように構成された
第２の発光切替スイッチとから成る信号レベル表示装置
に係わるものである。なお、理解を容易にするために、
上記発明と実施例との対応関係を示すと、前記第１チヤ
ンネルは左チャンネル（Ｌ）であり、前記第２チヤンネ
ルは右チャンネル（Ｒ）であり、前記第１チャンネル用
発光累子は発光ダイオードＬ１〜Ｌ１２であり、前記第
２チャンネル用発光累子は発光ダイオードＲ１〜Ｒ２２
であり、前記チャンネル切替信号供給回路は５０ＫＨｚ
の矩形波を供給する端子（１）を含む回路であり、前記
チャンネル選択スイッチはＳＷで示すスイッチであり、
前記共通の表示駆動回路はＮ０Ｉ（ゲー］・（凡）〜（
Ｎ１１．５）、インバータ（■１）〜（ＩＩ＋、５）、
ＮＡＮＤケート０３）、　（、：１．４　ａ　）〜（１
４ｅ）、　（１５ａ）〜（１５ｅ）、　（１６ａ）〜（
１６ｅ）、インバーり（１７ａ）　〜（１７ｅ）、（１
８ａ）〜（１８ｅ）から成る回路であり、前記第１の発
光切替スイッチはトランジスタＱＬとインバータ０９）
とから成るスイッチ回路であり、第２の発光切替スイッ
チはトランジスタＱＲから成るスイッチである。

上記発明によれば、第１及び第２チャンネル用発光素子
の一端に接続された共通の表示駆動回路に、第１及び第
２チヤンネルの信号が交互に入力する。しかし、表示駆
動回路に第１チヤンネルの信号が入力している期間には
、第１の発光切替スイッチがオンになり、第１チャンネ
ル用発光素子が駆動されるが、第２の発光切替スイッチ
はオフに保たれ、第２チャンネル用発光素子は駆動され
ない。従って、共通の表示駆動回路によって第１及び第
２チヤンネルの信号レベルの表示が可能になり、５回路
構成の簡略化が可能になる。

次に図面゛を参照して本発明の１実施例に付いて述べる
。

第１Ａ図及び第１Ｂ図は本発明の実施例に係わるオーデ
ィオ・ステレオ信号をＰＣＭ記録又は再生する装置に於
けるレベル表示装置を示す回路図である。尚第１Ａ図の
回路と第１．８図の回路とはＢｏ”Ｂ＋２　　で示す部
分で接続されて一つの回路になる。第１Ａ図の左端に設
けられている１２個の入力端子（ａｏ）〜（ａｌｌ）は
オーディオ信号をＡ−Ｄ変換器でＡ−Ｄ変換して得られ
る直線符号化されたデジタル信号即ちアナログ信号のレ
ベル情報を含むデジタル信号が入力される端子である。

上述の直線符号化されたデジタル信号（′キ・　１２ビ
ツトから成り、例えは次のようにして作られる。ＯｄＢ
（例えばＡ−Ｄ変換器のクリッピングレベル又は信号の
最大値）を基準にしであるレベルのアナログ信号が入力
された時にＯｄＢのレベルの１／２のレベル即ち−６ｄ
Ｂ　以上か未満かを判断して、以上であればＩＩ　Ｉ　
Ｉｆ、未満であればＩＩ　□　ＩＩ、とする。

今、−６ｄＢ未満であるとすれば、次に一６ｄＢの１／
２のレベル即ち一１２ｄＢ以上で′あるか未満であるか
を判断して一１２ｄＢ以上であればＩＩ　Ｉ　Ｉｆ、未
満であればＩＩ　Ｏｌｌとする。今一１２　ｄＢ未満で
あるとすれ（ｒ！、次に−１２ｄＢの１／２ルヘル団］
ち一１８ｄＢ　以上か未満かを判断して−１８ｄＢ以上
であれはＩＩ　Ｉ　Ｉｆ、未満であればＩＩ　□　ＩＩ
とする。まだ今、−１２ｄＢ　シ上であるとすれば、−
６ｄＢ　　と−１２ｄＢとの中間即ち−９ｄＢ　以」二
であるか未満であるかを判断し、以上であｔ′Ｌば１１
１１１、未満であれけＩｆ　ｏＩｆとする。上述の如＜
１／２以上であるか未満であるかの判断を繰返して１２
ビツトのデジタル信号を作るっ上述のデジタル信号る構成するビットと入力端子との関
係は、入力端子ａｏが一７２ｄＢ　、　　ａ、が−６６ｄＢ　、　　ａ
２が−５（ｌｄＢ１ａ３が一５４ｄＢＳａ４が一４８ｄ
Ｂ　％ａ、が一４２ｄＢ　。

ａ６が一３６ｄＢ　、ａ７が一３０ｄＢ　、　　２．が
−２４ｄＢ　。

ａ９が一１８ｄＢ、　　ａ、。が−１２ｄＢ　Ｓａ＋＋
が一６ｄＢ　Ｋ対応している。尚図示はされていないが
、極性ビットとパリティ・チェック・ビットとを有Ｌ７
、全体で１４ビツトのデジタル回路になっている。

（財）は記憶回路即ちメモリであって、３個の４ビツト
メモリ（ｍ、　）　（ｍ２）　（ｔｎ３　）によって１
２ビツトのメモリが構成されている。このメモリ（財）
はクリアされている時に入力端子（ａｏ）〜（ａ、、）
から１２ビツトのデジタル信号が人力されると同時にこ
れを記憶する。そしてクリアされるまでは記憶状態を保
持し７、次の人力デジタル信号が発生し７てもクリアさ
れない限り記憶内容の書き換えは行われず、前の記（意
内容を出力し続けるものである。

（Ｃｏｍ）　　ｉｆ：比較回路即ちコンパレータであっ
て、１２ピッψＭノ出力（Ｂ）とをデジタル比較踵人力
（Ａ）が出力（Ｂｊより大のとき即ちＡ〉１３のときの
み比較出力をラインｌａ）に発生、するものである。尚
このコンパレータ（Ｃｏｍ）も３個の４ビツトのコンパ
レータ（Ｃ，）（Ｃ２）　（Ｃ３）から成る。

（ＳＷ）Ｕステレオ信号の左（Ｌ）チャンネルと右（ト
）チャンネルとを切替るためのスイッチであって、３個
のスイッチ（Ｓ、　）　Ｃ８２）　（８３）から成る。

このスイッチ（Ｓ　Ｗ　）には図示さもている左チャン
ネルのメモリ（［（２）から１２ビツトのデジタルメモ
１）ｌｉｓカカ玉人力されると共に、図示されていない
右チャンネルのメモリからの１２ビツトのデジタルメモ
１ノ出力がＲで示される端子に入力される。尚図示され
ていない右チャンネルも左チャンネルと全く同様に構成
されている。このスイッチ（ＳＷ）にはＩＭＡ子（１）
から５０　Ｉ＜Ｈｚの矩形波のチャンネル切替（Ｎ号が
付与され、この切替信号が低レベルのときに左チャンネルのゲートがオンになっ
てメモリ（財）の左チャンネルの出力のみがライン（Ｂ
ｏ）ｌ、〜、１（Ｂｑ）に伝達され、一方、切替信号が
高レベルのときに右チャンネルのゲートがオンになり左
チャンネルのゲートはオフになって右チャンネルのメモ
リ出力のみがスイッチ（Ｓ　Ｗ　）の出力ライン（Ｂｏ
）〜（Ｂ、、　）に伝達される。従ってスイッチ（Ｓ　
Ｗ　）の出力段は左右動チャンネルで共用されている。

この結果、メモリ出力は５０　Ｋｌ（ｚで断続的に表示
部に送られるが、高い繰返し周波数であるので、表示は
連続的に見える。

制御回路（２）は、３つのＮＯＲゲートｆ３）　（４）
　（５１と、単安定マルチバイブレータ（６）と、微分
回路を構成するコンデンサ（７）及び抵抗（８）と、負
の微分信号を除去するだめのダイオード（９）とから成
り、ＮＯＲ。

ゲー）＋３）Ｋはコンパレータ（Ｃｏｍ）の出力と単安
定マルチバイブレータ（６）の出力パルスの後縁の微分
パルスとが入力され、Ｎ　ＯＲゲート（４）（５）には
ＮＯＩ’１ゲート（３）の出力と端子（１０）から付与
される５　０　Ｋｌ−Ｊｚのチャンネル切替信号とが入
力され、このＮ　ＯＨゲー）　（４Ｈ５１の出力はメモ
ＩＪ　（ｆ＋Ａ１にクリア信号として付与さ扛ていると
共に単安定マルチバイブレータ（６）のトリガ信号とし
て付与されている。尚単安定マルチバイブレータ（６）
にはその出力パルス幅を決定するだめのコンデンサ（１
１）と可変抵抗器（１２）とが接続されている。この制
御回路に於いてＮＯＲゲート＋４）　（５１はいずれか
１個でも差支えないが、この実施例では容量の曲係で２
個としているう第１Ａ図の回路にライン（Ｂｏ）〜（Ｂ
、、　）で接続される第１Ｂ図の回路に於いて、（Ｌ）
は左チャンイ、ル表示部であって、１７個の発光ダイオ
ード（Ｌｌ）〜（Ｌ＋□）で構成されている。寸だ■は
右チヤンネル表示部であって、同様に１７個の発光ダイ
オード（Ｒ，、）〜（ＴＬ、２）で構成されている。発
光ダイオード（Ｌｌ）〜（Ｌ、）及び（Ｒ１）〜（Ｒ１
２）の配列はｄＢ　　による目盛表示に対応しており、
−６６ｄ１３からＯｄＢまでデジタル信号のレベル順即
ち桁順に配列されている。尚−３０ｄＢ　以下はレベル
監視上重要でないので６　ｄＢ　間隔であるが、−３０
ｄＢ　からＯｄＢ　の間はレベル監視上重要であるので
３　ｄＢ　間隔になっている。また発光ダイオード（Ｌ
、）〜（Ｌｎ）のサフィックスは人力唱子（ａ、）〜（
ａ、、）及びライン（Ｂ１）〜（Ｂ、、）のサフィック
スに対応している。

Ｎ　Ａ　Ｎ　Ｄゲルト０３）はライン（Ｂ、）〜（１３
＋１）を人力とし、これ等の総てに高レベルの入力があ
った時に低レベルの出力状態になるものであり、近似的
にＯｄＢ　　を検出するだめの回路である。従ってとの
ＮＡＮＤゲート＜１３１からイ氏レベル出力があるとＯ
ｄＢ　の発光ダイオード（Ｌ、□）又は（Ｒ’＋２）が
発光して信号レベルがＯｄＢ　　であることが分るっ１
６個のＮＯＲゲート（Ｎ１）〜（Ｎ＋＋、ｉ）　　及び
１６個のインバータ（■、）〜（’１１．５）　ｉｄレ
ベルを表わすデジタル信号の最も大きな桁以下の発光ダ
イオードを全部発光させるだめのものである。上記夫々
のＮ　ＯＲゲート（Ｎ、）〜（ＮｕｂＪ　　は、３　ｄ
Ｂ　検出ラインに夫々接続されていると共に、夫々のイ
ンバータ（■１）〜（Ｌｌ、６）　　を介して隣りのラ
インに接続されている。従って、今仮りにＮ　Ａ　Ｎ　
Ｉ）ゲート（順から低レベル出力が生じれば、発光ダイ
オード（Ｌｌ２）又は（Ｒ，，２）が発光すると共に、
インバータ（１，、，５）を介してＮＯＲゲート（Ｎｕ
、ｉ）に人力が付与されその出力も低レベルとなり、発
光ダイオード（Ｌ、□、、）又は（Ｒ１４，５）も発光
する。このようにして残りの発光ダイオード（Ｌｌ）〜
（Ｌ、、）又は（Ｒ３）〜（Ｒ，、）も発光する。

３つのＮＡＮＤゲート（１４ａ）　（１５ａ）（１６ａ
）及び２つのインバータ（１７ａ）　（１８ａ）は−３
ｄＢ　　の表示をなすものであって、ＮＡＮＤゲート（
１４ａ）の人力はライフ　（Ｂ８）（Ｂ、）に接続され
、Ｎ　Ａ、　Ｎ　Ｄゲート（１，５ａ）の人力はＮＡＮ
Ｄケート（１４ａ）の出力に接続されていると共にイン
バータ（１７ａ）を介してライン（Ｂ、ｏ）に接続され
、ＮＡＮＤゲート（１６ａ）の人力はＮＡＮＤゲート（
１５ａ）の出力内ライン（Ｂ、、）とに接続されている
。従って４つのライン（Ｂｓ）　（Ｉ％）　（Ｂ、ｏ：
（Ｂ、、）が高レベル即ちＩｔ　Ｉ　１１の状態の時に
インバータ（１８ａ）の出力が低レベルとなり、−３ｄ
Ｂ　　の発光ダイオード（Ｌｌ＋、り又は（Ｒ８１，、
）が発光する。１だ少なくとも（Ｂｑ）と（Ｂ、ｏ）と
が高レベルのときも発光ダイオード（Ｌ、、、、）又は
（Ｒ＋ｂｉ）が発光する。贅だライン（Ｂ、、）とライ
フ（Ｂ８）　（Ｂ［、）とが高レベルの時も発光ダイオ
ード（Ｌ、□、、）又は（Ｒ＋＋、ａ）が発光する。

ＮＡＮＤゲー）　（１４ｂ）（１５ｂ）（１６ｂ）及び
インバータ（１７ｂ）　（１８ｂ）は−９ｄＢ　の発光
ダイオ−）（Ｌｌｏ、５）又は（Ｒ＋ｃ、ｆｆ）を発光
させるだめのものであり、またＮＡＮＤゲート（１４ｃ
）　（１５ｃ）　（１６ｃ）及びインバータ（１７Ｇ）
　（１８Ｃ）は−１５ｄＢ　の発光ダイオード（Ｌｃ、
、、）又は（Ｒ’９．５）を発光させるものであり、Ｎ
ＡＮＤゲート（１４ｄ）（１５ｄ）（１６ｄ）及びイン
バータ（１７ｄ）（１８ｄ）：　は−２１，ｄ１３　の
発光ダイオ−）（Ｂ８．、、）又は（Ｒ８，、）を発光
させるものであり、ＮＡＮＤゲート（１４ｅ）（１５ｅ
）（１６ｅ）及びインバータ（１７ｅ）　（１８ｅ）は
−２７ｄＢの発光ダイオード（Ｌ７．、）又は（ＩＩ７
，５）を発光させるものである。

第１Ｂ図の上部に設けられているインバータ０９）及び
トランジスタ（ＱＬ）　（ＱＲ）Ｕ左チャンネル表示部
（Ｌ）と右チヤンネル表示部（Ｒ）とを選択的に作動さ
せるものであり、ライン（Ｂ１０）から５０Ｊ（月２の
チャンネル切替信号が人力されると交互にトランジスタ
（Ｑ、Ｌ）　（ＱＲ）がオン・オフする。即ち、５０Ｉ
ぐ１Ｚの高レベル期間にトランジスタ（ＱＲ）がオンし
、低しベルル］間にトランジスタ（ＱＬ）がオンする。

次に上述のレベル表示装置の１１作を原理図を参照して
述べる。第２図は第１Ａ図に於けるピークレベル表示を
改善する回路を原理的に示すものであり、第１Ａ図と実
質的に等価である。第２図の回路では理解を容易にする
ためにｉｆ’＋：　Ｌ　Ａ図のＮＯＲゲート（３）をＯ
Ｒゲート（３ａ〕とし７、また２つのＮ０１（ゲー１−
　（４１（５１をＮ　Ａ、　Ｎ　Ｄゲート（４ａ）とし
７ているつまず、電源を投入すると、ノイズでトリガさ
れて羊安定マルチバイブレータ（６）が発振し７、第３
図ｆｆ）に示す如＜登端子からパルス幅（τ）のパルス
が発生する。勿論、ＯＲゲート（３ａ）等からトリガパ
ルスを印加してマルチバイブレータ（６ｊを発振させて
もよい。パルス幅（τ）は可変抵抗器（１２）によって
１ｉ１する。今、コンパレータ（Ｃｏｍ）から出力が発
生し７ていないとすれは、Ｑ端子から得られるパルス幅
（τ）の出力の後緑に於いて、微分パルスが第３図（１
））に示す如く発生し、これがＮＯＲゲート（３ａ）に
人力され、第３図＋Ｃ）に示す出力が得られ、これがＡ
　Ｎ　Ｉ）ゲート（４ａ）Ｋ入力される。一方、端子（
１ｏ）からは第３図Ｆｄｌに示す５０　ＫＪ−Ｊ、ｚの
チャンネル切替信号がＡＮＤゲート（４ａ）に人力され
ており、第３図（ＣＩ　Ｋ示すＯＲゲート（３ａ）の出
力パルスの期間に必ず切部信号が入る。これにより、切
替信号とＯＲ川用とのＡＮＤ出力が第３図（ｃ＋に示す
如く得られ、第３図（ｅ）に示す信号が、メモ１月ｉ＼
４）にクリア信号として伺与されると共に、単安定マル
チバイブレータ（６）にトリ力信号として付勾されるっ
　コンパレータ（Ｃｏｍ）から比較出力が発生しない期
間には、単安定マルチバイブレータ（６）がパルス幅（
τ）ノ発振を繰返し７、τ時間経過旬にメモリ（Ｍ）が
クリアされて、メモＩＪ　（ｌｓｉ、Ｉに新Ｕ７い入カ
テ７タル（Ｍ号が書き込−まれるっメモリＭには直線符号化された１２ビツトで１ワードと
なるデジタル信号が所定のサンプリング周期で送られて
くる。［７かし、第３図（ｅ）に示すクリア信号でメモ
リ（財）の記憶デジタル信号がクリアされない限り、新
しい入力デジタル信号の協き込みは行われず、記憶状態
が保持される。従って、コンパレータ（Ｃｏｍ：）から
田カが発生しなければ、保持時間（τ）の間は同一のメ
モリテジタル出カが発生しており、表示部（Ｌ）に於い
て、７時間同一表示が保たれる。τは約数百、７１　ｓ
ｅｃに設定されているので、発光ダイオード（Ｌｌ）〜
（Ｌ、□）による表示部（１，）での表示を明確に知る
ことが出来る。

メモリ（Ｍ＋の入力デジタル信号が出カテジタル信号よ
り犬きくなると、コンパレータ（Ｃｏｍ）から第３図ｆ
ａｌに示す如＜　１．で比較出力が発生する。この結果
、第３図（Ｃ）に示す如く時点ｔ１で０１（、ゲート（
３ａ）からも出力が発生し、ｏＲ出カと切喘−信号々の
ＡＮＤ出力が第３図ｆｅ）に示す如く発生し、保持時間
（τ）ＶＣ無関係にクリア信号がメモＩＪ　（ｖ＋に付
与され、メモＩＪ　（Ｍ）には新しい入力デジタル信号
が書き込まれ、表示部（Ｌ）に新しいデジタル信号のレ
ベルが表示される。これと共に、単安定マルチバイブレ
ータ（６）にもトリガ信号が付与され、第３図Ｕ＋に示
す如＜ｔ２から新たにパルス幅（τ）の発振を開始する
。引続いて比較出力が発生すれば、パルス幅（τ）の発
振は勿論中断され、新たにパルス幅（τ）の発振を丙ひ
開始する。

今、人力デジタル信号がピーク価に向って徐々に大きく
なり、しかる後徐々に小さくなるとすれば、ピーク値に
達する迄はザンプリング周期毎に人力デジタル信号が記
憶デジタル信号より犬であるので、コンパレータ（Ｃｏ
ｔｎ）から比較出力が発生し、常に新しいデジタル信号
がメモリへ１）に書き込まれ、これが表示部（Ｌ）で表
示さハる。従って）芯答遅れのない状態で表示される。

このような表示からピーク値ＶＣ達し、今度は逆に徐々
にレベルが低下すれは、コンパレータ（Ｃｏｍ）から出
力が発生し７なくなるので、デジタル信号のピーク価が
例えは７時間保持された状態となり、ピークレベルを表
示部（１，）で明細ｉＫ判断することが出来るっ　７時
［ｂ１後にはピークレベルの表示が触除され、その時点
に於けるデジタル信号がメモリ色・１）に摺き込寸れ、
これが、次のクリア信号が発生するまで保持される。

メモＩＪ　（Ｍｌの出力は第１Ａ図に於けるスイッチ（
Ｓ　Ｗ　）で断続されて表示部ＣＬ）に伝達されるが、
とのｖシ［続は５０１（Ｉ−Ｊｚの高い周波数に対応し
た周期でなされるので、表示部ＣＬ）又はａ３）に於い
ては連続的表示として観察することが出来るっこのチャ
ンネル切替動作をもう少し詳し２〈述べると、瑞子（１
）から送られる５　０　、ＫＪ（ｚの矩形波信号の低レ
ベル期間に於いては左チャンネルの信号が左チャンネル
のメモリ（（９）からｆｉｌ　（Ｂｏ）〜（Ｂ、、）に
送られ、一方布チヤンネルのメモリ（図示せず）からの
信号は遮断きれている。この期間に於いてはｌ・ランジ
スタ（ＱＬ）がオンＬ７、表示部（Ｌ）の発光ダイオー
ドが＋５ｖの電源で付勢されて発光する。この時トラン
ジスタ（ＱＲ）はオフであり、ライン（Ｂ、）〜（Ｂ、
、　）に信号があっても表示部（旬の発光ダイオードは
発光しない。

チャンネル切替信号が高レベルの期間−に於いては逆の
動作となり、右チャンネルのメモリ出力が伝送されて表
示部（Ｒ）の発光ダイオードが発光する。従ってこの装
置は表示部ｍ１回路を共用することによって簡略化され
ている。

第４図は３　ｄＢ　間隔の表示を訝１明するための原理
図であり、第１・Ｂ図に於ける０ｄＪ３、−３ｄＢ。

−６ｄ１３　　の表示回路のみを原理的に示すものであ
る。この回路では、理解を容易にするために紀ＩＢ図の
Ｎ　Ａ、　Ｎ　Ｉ）ゲート（１４ａ）の代りにＡＮＤゲ
ー１−　（１４＋、ＮＡＮＤゲート（１５ａ）とインバ
ータ（１７ａ）の代りにＯＲ，ゲ〜）　（１，５＋、Ｎ
　Ａ、　Ｎ　Ｉ）ゲート（１３）の代りにインバータ（
ＩＶ、　）、Ｎ　Ｏｉ（、ゲート（Ｎ、、　）の代りに
インバータ（ＩＶ２）が設けられ、インバータ（１８ａ
）とＮＯＲゲート（ＮＩ＋、　［）　　は省略されてい
る。しかし７、第１Ｂ図の回路と第４図のｐ１路は′電
気的に等価である。入力端子（ａｏ）　〜（ａＨ）Ｋ　
Ｉｆ′ｌｌ：Ｗ　ｍ　ｆ’）号化されたデジタル信号が
入力されるため、６　ｄＢ　　ステップのデジタル信号
が表示回路にライン（Ｂｏ）〜（Ｂ、、）で送られてく
る。これをそのまま表示すれば、６ｄＢ　　ステップで
しか表示出来ない。信号レベルの監視上極めて重要な部
分であるＯ　ｄＢ　近傍が６ｄＢステツプの粗い表示で
は不都合であるので、中間値表示をしている。第４図に
於ける入力端子（１）〜（４）はライン（Ｂ８）〜（Ｂ
、、）に対応し、入力端子（５）は（Ｂ６）〜（Ｂ、、
）のＡＮＤ出力に対応するものであって、数字が大きい
程デジタル信号の高位レベル段となっている。第１〜第
５のレベル段の出力は−２４、−１８、−１２、−６、
ＯｄＢに対応し、この出力は第１Ｂ図に示す如く中間表
示回路を介さなくとも表示出来る。しかし、例えば、第
４のレベル段と第５のレベル段との中間レベルの表示は
、中間表示回路を設けないと表示出来ない。中間表示回
路の出力は正確な中間値ではないが、略中闇値値である
。

第５図は第４図の各部の状態を示すものであり、この図
から明らかなように、中間表示の発光ダイオード（Ｌｏ
　、５　）は、入力端子（４）の第４のレベル段と入力
端子（３）の第３のレベル段との両方に同時に（Ｋ号が
入来した時か又は、入力端子（４）の第４のレベル段と
入力端子（２）の第２のレベル段と入力端子（１）の第
１のレベル段とに夫々同時に信号が人来した時に発光す
る。例えば、今、テジタル信号が一２ｄＢ　　のレベル
を表わす信号であるとすれば、直線省号化することによ
って、彫°犬価に対応するＯ　ｄＢの工の−６ｄＢ　以
上であるので、ライン（Ｂｑ　）の入力端子（４）に１
１１１１が人力され、−６ｄＢ　以上であることを示す
発光ダイオード（Ｌｏ）が発光する。−２’　ｄＢ　　
のレベルＵ−６ｄＢ　の１／２のレベルよりも更に大き
いので、−１２ｄ１３　　に対応したライン（Ｊ３＋ｏ
）　ｂＩＪち入力端子（４）に１１１１１の人力があり
、ＯＲゲート（１５）から出力が生じ、ＮＡＮＤゲート
（ｔ６）に２つの入力が入るため発光ダイオード（Ｌ、
、、、）が発光し、−３ｄＢ　以上のレベルであること
を知らせる。

従って従来の回路では−２ｄＢ　　の信号であっても７
７６、　ｄＢ　　の発光ダイオードが最大レベルとし７
て発光しまたのみであったのに対し２、本装置では−２
ｄＢの信号に対して−３ｄＢ　　の発光ダイオードが発
光し、レベルを正確に知ることが出来る。

今、発光ダイオード（ＬＩＩＪの表示に付いて述べたが
、発光ダイオード（Ｌ、。、、）　（ＬＱ、、）　（Ｌ
８．、）　（Ｌ７．５）も全く同様な原理で発光する。

即ち、少なくとも２つ以上の隣接１“る下位段レベルの
出方ラインから信号を受けた時に表示用出力を発生する
論理回路を設けることによって中間レベルの表示がなさ
れる。これにより、−３０ｄＢ　　から（ｌ　ｄＢ　　
の間では３　ｄＢ　　間隔でレベルを知ることが出来る
。

これ迄の説明から理解出来るように、本実施例の表示装
置によれば、ピーク価に至るまでは応答遅れのない状態
でレベル表示が出来、ピーク価になるとこれよりも大き
なピークが人来し７ない限り、所定時間即ち１時間メモ
リー）にてピーク値が保持され、表示部■又は■に於け
る表示も実質的に１時間保持されるので、ピークレベル
ヲＷｌｌめて容易に監視出来る。

壕だ、テジタル信号の夫々のビット回路に共通に制御回
路（２）が設けられているので、発光ダイオードによる
表示延長時間の調整を容易に行うことが出来る。

またチャンネル切替のためのスイッチ（ｓＷ）を設け、
これを高周波駆動して左チャンネルの信号と右チャンネ
ルの信号とを交互に送り出し、且が出来る。従って回路
が極めて簡略化さｎている。

また中間表示回路を設けているので、正確にレベルを表
示することが出来る。

また極めて簡単な回路構成で中間のレベル表示を達成出
来る。

またデジタル信号の最高桁の発光ダイオードが発光する
と、それ以下の桁の発光ダイオードも発光するようにな
っているので、極めて監視し易い状態にアナログ表示出
来る。

以上本発明の実施例に付いて述べたが、本発明は上述の
実施例に限定されるものではなく、更に変形可能なもの
である。例えばＯｄＢ　近傍の表示回路を第６図に示す
如（ＡＮＤゲート（２Ｌ１１〜（２４）、インバーター
２５）〜（３１）、発光ダイオード（Ｌ、＋ω〜（Ｌｏ
　）、（Ｌ、、　）及び（Ｌ、２）で構成して１　ｄＢ
　間隔の表示にしてもよいっ　　　　　　　゛　　　　
　　　　　・・母モ丑ｆゴｄ４またオーディオ信号以外
のデジタル信号のレベル表示にも適用可能である。また
中間レベル表示範囲を増減しても差支えない。又各部の
論理回路を実施例以外の構成としてもよい。

また発光ダイオードの代りにランプ等の表示素子を使用
してもよい。

【図面の簡単な説明】

第１Ａ図及び第１Ｂ図は本発明の１実施例に係わる信号
レベル表示装置を示す回路図、第２図は第１Ａ図の一部
を原理的に示す回路図、第３図は第２図の各部の波形図
、第４図は第１Ｂ図の１部を原理的に示す回路図、第５
図は第４図の動作を示す説明図、第６図は表示回路の変
形例を示す回路図である。

Claims

【特許請求の範囲】第１チヤンネルの信号のレベルを表示するための第１チ
ャンネル用発光素子と、第２チヤンネルの信号のレベルを表示するだめの第２チ
ャンネル用発光素子と、前記第１及び第２チャンネル用発光７素子を断続点灯し
ても視覚上連続点灯と見なせるような繰返し周波数で低
レベル期間と高レベル期間とが交互に存在する゛チャン
ネル切替信号を供給するチャンネル切替信号供給回路と
、前記チャンネル切替信号の低レベル期間に前記第１チヤ
ンネルの信号を選択し、前記チャンネル切替信号の高レ
ベル期間に前記第２チヤンネルの信号を選択するように
前記チャンネル切替信号に応答して前記第１及び第２の
チャンネルの信号を交互に選択するチャンネル選択スイ
ッチと、前記チャンネル選択スイッチの出力端子と前記
第１及び第２チャンネル用発光素子の一端との間に接続
され且つ前記第１及び第２チヤンネルの信号のレベルに
対応した表示状態を得るように形成された共通の表示駆
動回路と、前記第１チャンネル用発光素子の他端と直流電源との間
に接続され且つ前記チャンネル切替信号に応答して前記
低レベル期間にオン状態となるように構成された第１の
発光切替スイッチと、前記第２チャンネル用発光素子の
他端と直流電源との間に接続され且つ前記チャン、ネル
切替信号に応答して前記高レベル期間にオン状態となる
ように構成された第２の発光切替スイッチと、から成る
信号レベル表示装置。