JPS60163253A - テ−プレコ−ダのミユ−テイング表示装置 - Google Patents
テ−プレコ−ダのミユ−テイング表示装置Info
- Publication number
- JPS60163253A JPS60163253A JP59018142A JP1814284A JPS60163253A JP S60163253 A JPS60163253 A JP S60163253A JP 59018142 A JP59018142 A JP 59018142A JP 1814284 A JP1814284 A JP 1814284A JP S60163253 A JPS60163253 A JP S60163253A
- Authority
- JP
- Japan
- Prior art keywords
- muting
- tape recorder
- switch
- voltage
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Signal Processing Not Specific To The Method Of Recording And Reproducing (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の技術分野
この発明番よテープレコーダのミューティング表示装置
に関し、特に、i−−ブレコーダの録音時における録音
信号のミューティング状態を従来用いられている電源電
圧表示用発光ダイオード(以下、パワー・インジケータ
)を点滅させることによつ【表示するミューティング表
示装置に関するものである。
に関し、特に、i−−ブレコーダの録音時における録音
信号のミューティング状態を従来用いられている電源電
圧表示用発光ダイオード(以下、パワー・インジケータ
)を点滅させることによつ【表示するミューティング表
示装置に関するものである。
従来技術の説明
第1図は従来のテープレコーダのミューティング機構の
一例を示す回路図である。
一例を示す回路図である。
まず、第1図に示す従来のテープレコーダのミニ1.−
−フイングm横の構成および動作について説明りる。
−フイングm横の構成および動作について説明りる。
録音時の入力信号は)y+装増幅器3によって増幅され
、その出ツノ信号は抵抗5および6を介して記録増幅器
4の入力端子に与えられると同時に、ミューティング回
路1を4f4成するnpn トランジスタ2のコレクタ
端子にも与えられる。 ′通°常の録音時にはスイッチ
7は問いているため、1〜ランジスタ2のベース端子は
接地されており、トランジスタ2はオフ状態となってい
る。すなわら、この場合には増幅器3の出ツノ信丹はそ
のまま記録増幅器4に入り、録音信号に増幅される。
、その出ツノ信号は抵抗5および6を介して記録増幅器
4の入力端子に与えられると同時に、ミューティング回
路1を4f4成するnpn トランジスタ2のコレクタ
端子にも与えられる。 ′通°常の録音時にはスイッチ
7は問いているため、1〜ランジスタ2のベース端子は
接地されており、トランジスタ2はオフ状態となってい
る。すなわら、この場合には増幅器3の出ツノ信丹はそ
のまま記録増幅器4に入り、録音信号に増幅される。
次に、スイッチ7を閉じると、トランジスタ2のベース
端子に電源+Vが接続され、トランジスタ2はオン状態
となる。この場合、記録増幅器4の入力は、抵抗5およ
び1−ランジスタ2のオン抵抗によって分割されて減衰
し、録音信号にミューティングがかかった状態になる。
端子に電源+Vが接続され、トランジスタ2はオン状態
となる。この場合、記録増幅器4の入力は、抵抗5およ
び1−ランジスタ2のオン抵抗によって分割されて減衰
し、録音信号にミューティングがかかった状態になる。
上述のよ・うなミューティングljl#4を有するテー
プレコーダにおいては、録音時に発光ダイオード(以下
、LED)などの表示手段によって録音状態であること
を表示し、さらに録音信号のミューティング時にG1
、上述のLEDなどを点滅さゼることによってミューテ
ィング状態を表示していた。
プレコーダにおいては、録音時に発光ダイオード(以下
、LED)などの表示手段によって録音状態であること
を表示し、さらに録音信号のミューティング時にG1
、上述のLEDなどを点滅さゼることによってミューテ
ィング状態を表示していた。
しかしながら、上述のよ−うな録音状態を表示づる手段
を備えでいないテープレコーダにJ3いては、ミューテ
ィング状態も表示することができず、したがって使用者
は、そのテープレコーダがミューティング状態にあるの
かどうかを確認スることができないという欠点があった
。
を備えでいないテープレコーダにJ3いては、ミューテ
ィング状態も表示することができず、したがって使用者
は、そのテープレコーダがミューティング状態にあるの
かどうかを確認スることができないという欠点があった
。
発明の目的
それゆえに、この発明の主たる目的は、上述の欠点を解
消し、従来用いられているパワー・インジク“−タを利
用することによって、新たな表示手段を設けることなく
、ミューティング状態を表示づることがで゛ぎるミュー
ティング表示装置を提供リ−ることである。
消し、従来用いられているパワー・インジク“−タを利
用することによって、新たな表示手段を設けることなく
、ミューティング状態を表示づることがで゛ぎるミュー
ティング表示装置を提供リ−ることである。
発明の構成
この発明は、要約すれば、電源とその電源に接続された
パワー・インジケータとの間にスイッチング手段を設け
、ミューティング時には電源とパワー・インジケータ間
に設けられたスイッチングトランジスタを一定のパルス
信号によりAン/オフさμ、パルス信号と同周期の電源
をパワー・インジケータに与えてこれを点滅させること
によってミニI−jインク状態を表示することができる
ように4M成したものである。
パワー・インジケータとの間にスイッチング手段を設け
、ミューティング時には電源とパワー・インジケータ間
に設けられたスイッチングトランジスタを一定のパルス
信号によりAン/オフさμ、パルス信号と同周期の電源
をパワー・インジケータに与えてこれを点滅させること
によってミニI−jインク状態を表示することができる
ように4M成したものである。
この発明の上述の目的およびその他の目的と特徴は以下
に図面を参照して行なう詳細な説明から一層明らかとな
ろう。
に図面を参照して行なう詳細な説明から一層明らかとな
ろう。
発明の実施例
第2図および第3図はこの発明の一実施例を示寸回路図
である。
である。
次に、第2図に示す実施例の構成について説明する。電
源+Vは、テープレコーダの録音・再生を切換えるスイ
ッチ9の1つの端子9bと、rll)nトランジスタ1
2のコレクタ端子と、一定周波数のパルス信号を発生ず
るパルス発生回路11どに接続される。
源+Vは、テープレコーダの録音・再生を切換えるスイ
ッチ9の1つの端子9bと、rll)nトランジスタ1
2のコレクタ端子と、一定周波数のパルス信号を発生ず
るパルス発生回路11どに接続される。
録音時には、スイッチ9は図示されているように端子9
aおJ:び9bを接続するように切換わり、9aはNA
ND回路10の第1の入力端子10aに接続されるとと
もに、抵抗19を介して接地され、さらにスイッチ7の
一方の端子に接続される。
aおJ:び9bを接続するように切換わり、9aはNA
ND回路10の第1の入力端子10aに接続されるとと
もに、抵抗19を介して接地され、さらにスイッチ7の
一方の端子に接続される。
スイッチ7および8は連動して切換わるスイッチであり
、これらはミューディング時にのみ接続され、それ以外
のとぎは常時開いている。したがって、スイッチ7が閉
じたときくミューティング時)には、スイッチ9の端子
9aはミューティング回路1の入力すなわちnpn ト
ランジスタ2のベース端子に接続され、上述のミューテ
ィング状態となる。
、これらはミューディング時にのみ接続され、それ以外
のとぎは常時開いている。したがって、スイッチ7が閉
じたときくミューティング時)には、スイッチ9の端子
9aはミューティング回路1の入力すなわちnpn ト
ランジスタ2のベース端子に接続され、上述のミューテ
ィング状態となる。
また、同時にスイッチ8も閉じてパルス発生回路11は
NAND回路10の第2の入力端子10bに接続される
。NAND回路10の出力端子100は、抵抗16を介
してnpn トランジスタ12のベース端子に接続され
る。ここで、抵抗16J5よび17は、トランジスタ1
2のベース電流を決定づるために設けられている。また
、npn トランジスタ12のエミッタ端子は、抵抗1
4を介してパワー・インジケータ13に接続され、さら
にパワー・インジケータ13とアース電位との間にツェ
ナーダイオード15が設けられている。
NAND回路10の第2の入力端子10bに接続される
。NAND回路10の出力端子100は、抵抗16を介
してnpn トランジスタ12のベース端子に接続され
る。ここで、抵抗16J5よび17は、トランジスタ1
2のベース電流を決定づるために設けられている。また
、npn トランジスタ12のエミッタ端子は、抵抗1
4を介してパワー・インジケータ13に接続され、さら
にパワー・インジケータ13とアース電位との間にツェ
ナーダイオード15が設けられている。
また、再生時にはスイッチ9は端子’9bJ9よび9C
を接続するように切換わり、電源+■とミューティング
回路1およびNAND回路10とは切断される。
を接続するように切換わり、電源+■とミューティング
回路1およびNAND回路10とは切断される。
次に、第4図は第2図に示したNAND回路10の真理
値表であり、第5図は第2図に示した実施例の動作を説
明するためのタイムチャートである。
値表であり、第5図は第2図に示した実施例の動作を説
明するためのタイムチャートである。
次に、第4図および第5図を参照して第2図に示した実
施例の動作について説明づ゛る。
施例の動作について説明づ゛る。
まず、テープレコーダが録音状態にあり、スイッチ9に
よって端子9aJ3よび9bが接続されると、電源+V
がスイッチ9を介し−UNΔN l)回路10の第1の
入力端子10aに接続され、10aはハイレベルとなる
。ここで、ミューディングがb1+プられておらず、ス
イッチ8が聞いt:状態にあるとづ′ると、NAND回
路10の第2の入力端子10bは抵抗18を介して接地
され、入力101)はローレベルとなる。この場合(録
音時)のNAND回路10の出力は14図の真理値表お
よび第5図のタイミングチャートに示づように、ハイレ
ベルとなる。このハイレベルの出力信号は抵抗16を介
してnpr+ トランジスタ12のベース端子に与えら
れる。
よって端子9aJ3よび9bが接続されると、電源+V
がスイッチ9を介し−UNΔN l)回路10の第1の
入力端子10aに接続され、10aはハイレベルとなる
。ここで、ミューディングがb1+プられておらず、ス
イッチ8が聞いt:状態にあるとづ′ると、NAND回
路10の第2の入力端子10bは抵抗18を介して接地
され、入力101)はローレベルとなる。この場合(録
音時)のNAND回路10の出力は14図の真理値表お
よび第5図のタイミングチャートに示づように、ハイレ
ベルとなる。このハイレベルの出力信号は抵抗16を介
してnpr+ トランジスタ12のベース端子に与えら
れる。
また、電源十Vはスイッチ9を介して、npnトランジ
スタ12のコレクタ端子にも接続されているが、上述の
録音時には、NΔND回路10の出力によってnpn
トランジスタ12がオン状態となっているため、電源十
Vはパワー・インジケータ13に接続され、第5図に示
づ−ようにパワー・インジケータ13は点灯する。なお
、抵抗14およびツエノ゛−ダイオード15は、パワー
・インジケータ13の輝度および電源電圧の減少に伴な
い、一定電圧より急激に輝度を低下させ、電源電圧の但
十を表示するために設(プられている。
スタ12のコレクタ端子にも接続されているが、上述の
録音時には、NΔND回路10の出力によってnpn
トランジスタ12がオン状態となっているため、電源十
Vはパワー・インジケータ13に接続され、第5図に示
づ−ようにパワー・インジケータ13は点灯する。なお
、抵抗14およびツエノ゛−ダイオード15は、パワー
・インジケータ13の輝度および電源電圧の減少に伴な
い、一定電圧より急激に輝度を低下させ、電源電圧の但
十を表示するために設(プられている。
ここで、スイッチ7および8を閉じると、上述のように
ミューティング回路1が動作し、チープレニ1−ダはミ
コーティング状態となる。また同時に、パルス発生回路
11の出力がスイッチ8を介してNΔND回路10の第
2の入力端子10bに与えられる。
ミューティング回路1が動作し、チープレニ1−ダはミ
コーティング状態となる。また同時に、パルス発生回路
11の出力がスイッチ8を介してNΔND回路10の第
2の入力端子10bに与えられる。
ここで、パルス発生回路11は、第3図に示すようなC
−MOSインバータ20.21J5よび22を含む発振
回路であり、抵抗24およびコンデンリ25によって発
振周波数が決定される。また、テープレコーダ内におい
て別途発振回路を有するJ!J合は、パルス発生回路1
1はその発振回路の出力をパワー・インジケータを点滅
させる周波数まで分周して下げる回路であってもよい。
−MOSインバータ20.21J5よび22を含む発振
回路であり、抵抗24およびコンデンリ25によって発
振周波数が決定される。また、テープレコーダ内におい
て別途発振回路を有するJ!J合は、パルス発生回路1
1はその発振回路の出力をパワー・インジケータを点滅
させる周波数まで分周して下げる回路であってもよい。
ここで、NAND回路10の第1の入力端子10aは、
上述のようにハイレベルで一定であり、第2の入力端子
1011は上述の発振周波数によって交Hにハイレベル
およびローレベルに切換ねり、第4図の真理値表および
第5図のタイムヂp−1〜に示されるようにミューティ
ング時のNAND回路10の出力10Cは、パルス発生
回路11の出力パルスを反転した信号どなり、npn
トランジスタ12をオン・オフする。これによって、第
5図の波形13に示されるように、パワー・インジケー
タは点滅する。すなわち、ミューティングがが(プられ
たとぎに【よ、パワー・インジケータ13は点滅して、
テープレコーダがミニ−ティング状態にあることを表示
する。
上述のようにハイレベルで一定であり、第2の入力端子
1011は上述の発振周波数によって交Hにハイレベル
およびローレベルに切換ねり、第4図の真理値表および
第5図のタイムヂp−1〜に示されるようにミューティ
ング時のNAND回路10の出力10Cは、パルス発生
回路11の出力パルスを反転した信号どなり、npn
トランジスタ12をオン・オフする。これによって、第
5図の波形13に示されるように、パワー・インジケー
タは点滅する。すなわち、ミューティングがが(プられ
たとぎに【よ、パワー・インジケータ13は点滅して、
テープレコーダがミニ−ティング状態にあることを表示
する。
また、テープレコーダが再り状態にあり、スイッチ9に
よって端子9bおよび9cが接続されると、NAND回
路10の第1の入力端子10aは、19を介して接地さ
れ、10aは常にローレベルとなり、第4図よりNAN
D回路1oの出力1゜Cは常にハイレベルとなる。した
がって、再生時に(よ、npn トランジスタ12は常
時オン状態となり、パワー・インジケータ13は電源電
圧を表示づる。
よって端子9bおよび9cが接続されると、NAND回
路10の第1の入力端子10aは、19を介して接地さ
れ、10aは常にローレベルとなり、第4図よりNAN
D回路1oの出力1゜Cは常にハイレベルとなる。した
がって、再生時に(よ、npn トランジスタ12は常
時オン状態となり、パワー・インジケータ13は電源電
圧を表示づる。
発明の効果
以上のように、この発明によればミューティング時に従
来電源電圧表示用に用いられているパワー・インジケー
タが点滅するように構成したので、録音状態表示手段を
佑えていないテープレコーダにJ3いでも、別途表示手
段を設けることなく、ミューティング時11Mを表示す
ることができる。
来電源電圧表示用に用いられているパワー・インジケー
タが点滅するように構成したので、録音状態表示手段を
佑えていないテープレコーダにJ3いでも、別途表示手
段を設けることなく、ミューティング時11Mを表示す
ることができる。
第1図は従来のチープレ」−ダのミューティングfA1
184を示す回路図である。第2図はこの発明の一実施
例を示J゛回路図である。第3図は第2図に示した実施
例のパルス発生回路の一例を示す回路図である。第4図
は第2図に示した実施例のNAN +)回路の真理値表
である。第5図は第2図に示した実施例の動作を説明す
るためのタイムチャートである。 図において、1はミューティング回路、2,12はnp
n トランジスタ、3.4は増幅器、5,6゜14.1
6.17.18,19.23.24は抵抗、7.8.9
はスイッチ、10はNAND回路、11はパルス発生回
路、13はパワー・インジケータ、15はツェナーダイ
オード、20.21゜22はインバータ、25は]ンデ
ン吠を示づ。 特許出願人 シャープ株式会社 第1図 第3図 第2図 十■擢
184を示す回路図である。第2図はこの発明の一実施
例を示J゛回路図である。第3図は第2図に示した実施
例のパルス発生回路の一例を示す回路図である。第4図
は第2図に示した実施例のNAN +)回路の真理値表
である。第5図は第2図に示した実施例の動作を説明す
るためのタイムチャートである。 図において、1はミューティング回路、2,12はnp
n トランジスタ、3.4は増幅器、5,6゜14.1
6.17.18,19.23.24は抵抗、7.8.9
はスイッチ、10はNAND回路、11はパルス発生回
路、13はパワー・インジケータ、15はツェナーダイ
オード、20.21゜22はインバータ、25は]ンデ
ン吠を示づ。 特許出願人 シャープ株式会社 第1図 第3図 第2図 十■擢
Claims (3)
- (1) 少なくとも録音機能を有しかつ録音時に8音信
号のミューティングが可能なテープレコーダのミューデ
ィング表示装置であって、電源と、 前記電源に接続されて前記電源の電圧を表示する電圧表
示手段と、 一定周波数のパルス信号を発生ずるパルス発生手段と、 前記録音信号のミューティングを指示するミューティン
グ指示手段と、 前記ミコーディング指示手段の出力に応答して前記電源
と前記電圧表糸手段との接続を遮断あるいは接続し、前
記パルス信号と同周期の電圧を前記電圧表示手段に与え
るように切換えるスイッチ手段とを備えた、テープレコ
ーダのミューティング表示装置。 - (2) 前記スイッチ手段は、 前記電源と前記電圧表示手段との間に設置ノられたスイ
ッチングトランジスタと、 ハイレベルの一定電圧に接続された第1の入力端子と、
前記パルス発生手段に接続された第2の入力端子と、前
記トランジスタの制御9i)子に接続された出力端子と
を有づるNAND回路とを含み、前記ミューティング指
示手段は前記パルス発生手段と前記NAND回路の第2
の入力端子との間に接続されるスイッチである、特許請
求の範囲第1項記載のテープレコーダのミューテ(ング
表示装置。 - (3) 前記電圧表示手段は発光ダイオードである、特
許請求の範囲第1項または第2項?:2載のテープレコ
ーダのミューティング表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59018142A JPS60163253A (ja) | 1984-02-01 | 1984-02-01 | テ−プレコ−ダのミユ−テイング表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59018142A JPS60163253A (ja) | 1984-02-01 | 1984-02-01 | テ−プレコ−ダのミユ−テイング表示装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS60163253A true JPS60163253A (ja) | 1985-08-26 |
Family
ID=11963354
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP59018142A Pending JPS60163253A (ja) | 1984-02-01 | 1984-02-01 | テ−プレコ−ダのミユ−テイング表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS60163253A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007008571A (ja) * | 2005-07-04 | 2007-01-18 | Dainippon Printing Co Ltd | 注出具、注出具付きパウチ |
-
1984
- 1984-02-01 JP JP59018142A patent/JPS60163253A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007008571A (ja) * | 2005-07-04 | 2007-01-18 | Dainippon Printing Co Ltd | 注出具、注出具付きパウチ |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4050064A (en) | Four-level voltage supply for liquid crystal display | |
JPS58181193A (ja) | 表示駆動装置 | |
US3952154A (en) | Automatic audio source selector for stereo entertainment center | |
US4631419A (en) | Transistor switch and driver circuit | |
US4390847A (en) | Muting device | |
US5233496A (en) | Electronic equipment incorporating an integrated btl circuit | |
JPS60163253A (ja) | テ−プレコ−ダのミユ−テイング表示装置 | |
JPH0325302Y2 (ja) | ||
JPH09283831A (ja) | レーザダイオード駆動回路 | |
JPS6125261Y2 (ja) | ||
JPS6315774Y2 (ja) | ||
KR930001593Y1 (ko) | 온스크린 표시용 발진기의 구동제어회로 | |
KR860000364Y1 (ko) | 테이프레코더의 자동선곡장치 프로그램 및 에디터 겸용 스위치회로 | |
JP2752103B2 (ja) | 受信表示回路 | |
JPH0316154Y2 (ja) | ||
KR880003087Y1 (ko) | 트리데크 카셋트 테이프 레코더의 제어회로 | |
KR890006039Y1 (ko) | 전원 공급 장치 | |
KR920002285Y1 (ko) | 테이프 되감기시 멜로디신호 출력회로 | |
JPS59157788A (ja) | 表示切換回路 | |
JPH0473669B2 (ja) | ||
JPS642248Y2 (ja) | ||
JP2760679B2 (ja) | 半導体装置 | |
JPH0549119B2 (ja) | ||
JPH038025B2 (ja) | ||
JPH0233608A (ja) | 制御回路 |