JPS58102292A - Ｅｃｄ駆動回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明はＥＣＤ　（エレクトロクロミック・ディスプレ
イ）駆動回路に関するもので４ある。

近年、ＬＣＤ、ＬＥＤ、等の各種ディスプレイを使用す
る機器に於いては高性能化（低消費電力化、・高表示品
位化、等）と低価格化に対する技術的追求が進み、この
技術的追求がなければ市場競・争に勝利出来ないのであ
りＥＣＤを利用する機器に於いても例外ではない。

ところで従来、ＥＣＤを駆動する回路手段として、ＥＣ
Ｄの表示電極セグメント（以下単にセグメントと記載す
る）の表示状態が変化する時のみ消去駆動電力あるいは
着色駆動電力を当該セグメントに供給する第１の駆動回
路手段と、ＥＣＤのセグメントに対して該セグメントの
とる表示状態に無関係に常に一定時間間隔で消去電力を
供給し、続いて着色表示状態になすべきセグメントにの
み着色駆動電力を供給する第２の駆動回路手段との２種
類があった。

上記第１の駆動回路手段及び第２の駆動回路φ段には各
々特長と欠点があってぃづれの駆動回路手段も満足な駆
動回路手段ではない。

すなわち、第１の駆動回路手段と第２の駆動回路手段を
比較すると、第１の駆動回路手段はＥＣＤのセグメント
に消去駆動電力あるいは着色駆動電力を供給する機会が
セグメントの表示状態に変化がある時のみであり、゛従
って本質的に最小の消費電力でＥＣＤを駆動出来る特長
を有するが、セグメンｔの表示状態が変化する時を検知
する必要があり、該検刈のために複雑な回路構成を必要
とする欠点と、長時間同一表示状態を維持するセグメン
トに対しては長時間絶縁状態で放置するため該該セグメ
ントについて発生する微少な漏洩電流による着色表示状
態濃度の退色化（消色化）又は消去表示状態濃度の着色
化、及びホトクロミックによる消去表示状態濃度の着色
、等の表示濃度変化トラブルを防止出来ない欠点、とを
有していた。

一方、第２の駆動回路手段は、ＥＣＤのセグメントの表
示状態が変化する時を検知する必要がないため和回路構
成が簡単になる特長と、セグメントの表示状態に無関係
に一定時間間隔で該セグメントを新鮮な着色表示状態又
は消去表示状態にするため、前記した漏洩電流及びホト
クロミックによる表示濃度変化トラブルを防止出来る特
長、とを有するが、着色表示状態を維持すべきセグメン
トに対しても一度消去駆動電力を供給し続いて着色駆動
電力を供給するため本質的に無効な電力を必要とする欠
点を有していた。

本発明は上記した如き第１と第２の駆動回路手段の特長
を生かし且つ欠点を補うため、表示状態が変化する頻度
の多い表示桁グループに属するセグメントには第１の駆
動回路手段を、表示状態が変化する頻度の少ない表示桁
グループに属するセグメントには第２の駆動回路手段を
採用したＥＣＤ駆動回路を提供するものである。

第１図は本発明に於ける実施例を示す電子時計のブロッ
ク線図であり、図中、１は発振回路、２は１分周期のク
ロックパルスＩＭを出力する分周回路、６は第１の駆動
回路手段であり、１時間周期のクロックパルスＩＨを出
力する第１の計時回路６１と、表示書替えパルスＰを出
力する第１のパルス発生回路６２と、第１の駆動電力供
給回路６６とから構成されている。

４は第２の駆動回路手段であり、第２の計時回路４１と
、表示消去パルスＥ及び表示着色パルスＷを出力する第
２のパルス発生回路４２と、第２の駆動電力供給回路４
６とから構成されている。

５はセブンセグメント構造をとり、且つ１分周期及び１
０分周期と比較的頻度が多く表示状態が変化する第１の
表示桁グループ５１とセブンセグメント構成をとり、且
つ１時間及び１０時間周期と比較的頻度が少なく表示状
態が変化する第２の表示桁グループ５２とから構成され
るＥＣＤ。

第２図は第１図の第１及び第２の駆動回路手段６．４及
びＥＣＤ５を詳細に示した回路図であり、図中、５１ａ
は第１図に於けるＥＣＤ５の第１の表示桁グループ５１
に備えられた１４セグメントΦの１つのセグメントを代
表して示すセグメント、５２ａは第１図に於けるＥＣＤ
５の第２の表示桁グループ５２に備えられた８セグメン
ト中の１つのセグメントを代表して示すセグメント、６
６１は第１の計時回路６１の計時内容をデコードし信号
Ｑ１ａ〜信号Ｑｌｎ　を総称する信号Ｑ１を出力する第
１のデコーダー、６６２は表示書替えパルスＰが論理ｌ
（以下１の如く記す）から論理０（以下０の如く記−ｆ
）になる時に信号Ｑ＋６　　を記憶し該記憶内容を反転
した信号Ｑ　＋’を出力する記憶回路、６６５はインバ
ーター６６６ａと、信号Ｓｌａを出力するＡＮＤゲート
６６６ｂと、信号Ｓｌｂを出力するＡＮＤゲート６３６
Ｃとから構成される第１のゲート回路、６６４は消去駆
動電力Ｐｅをセグメント５１ａに供給するスイッチング
用トランジスタ６６４ａと、着色駆動電力Ｐｗをセグメ
ント５１　ａに供給するスイッチング用トランジスタ６
６４ｂとから構成され且つ信号Ｓ１を出力する第１のス
イッチング駆動回路、４６１は第２の計時回路４１の計
時内容をデコードし信号Ｑ’ｚａ　　から信号Ｑ　ｔ　
ｎ　　を総称する信号Ｑ２を出力する第２のデコーダー
、４６２はＡＮＤゲートより成る第２のゲート回路、４
６６は消去駆動電力Ｐｅをセグメント５２ａへ供給する
スイッチング用トランジスタ４６６ａと着色駆動電力ｐ
ｗをセグメント５２ａへ供給するスイッチング用トラン
ジスタ４６６ｂとから構成される第２のスイッチング用
駆動回路である。

第３図は、第１図及び第２図に示される表示書替えパル
スＰ、表示消去パルスＥ、及び表示着色パルスＷの時間
的関係を示すタイムチャートであり、第３図中、表示書
替パルスＰは１分周期の信号であり、表示消去パルスＥ
及び表示着色パルスＷは１時間周期の信号である。

尚、第２図における記憶回路６６２、第１のゲート回路
３３′？Ｉ、及び第１のスイッチング用駆動回路３６４
は第１めデコニダ６６１からの信号Ｑｔａ〜信号Ｑｌｎ
　の数すなわち第１の表示桁グループ５１に属するセグ
メント数に対応して同数設けられており、更に第２のゲ
ート回路４６２及び第２のスイッチング用駆動回路４６
６も第２のデコーダ４６１からの信号Ｑｚａ−Ｑｔｎ　
の数すなわち第２の表示桁グループ５２に属するセグメ
ント数に対応して同数設けられている、ものである図面
の煩雑さをさけるため省略されゼいる。

次に以上の構成に基づ（動作の説明を行う。

第１図に於いて、分周回路２からクロックツ（ルスＬＭ
が発生するたびに第１の計時回路６１は１カウントづつ
計数動作が行なわれると同時に第１のパルス発生回路６
２から表示書替え〕（ルスＰが出力される。そして計数
動作が進行゛し、第１の計時回路６１からクロックツく
ルスＩＨが出力されると第２の時計回路４１は１カウン
トの計数動作が行なわれると同時、に第２の）くルス発
生回路４２からは表示消去パルスＥが出力され、やがて
表示消去パルスＥの立下りタイミングに同期して表示着
色パルスＷを発生する。

以上の動作の結果、表示書替えパルスＰ、表示消去パル
スＥ、及び表示着色ノくルスＷの時間的関係は第３図に
示した如くになる。

次゛に、第１図中の第１の駆動回路手段６の動作を第２
図に基づいて説明する。

第１のデコーダ６６１は第１の計時回路６１からの計数
内容の入力に基づき信号Ｑ＋ａ　　−Ｑｔｎ　のデコー
ダ信号Ｑ１が出力される。尚、ここで説明の都合上、デ
コーダ信号Ｑ、の内で信号Ｑｌａ　を代表として以下説
明する。

次に、第１のデコーダ６６１からの信号Ｑ　１ａ　は、
記憶回路６６２のデータ入力端子に供給されているため
、第１のパルス発生回路６２からｎ発目のに変化する時
点）により信号Ｑ＋ａ　　は記憶回路６６２で記憶され
且つその記憶内容をＱ、ａ＝Ｑ、’として出力される。

次に、この状態から時間が経過して第１のパルス発生回
路６２から（ｎ＋１）見目の１の表示書替えパルスＰが
記憶回路６６２のクロック入力端子戸に入力されると同
時に第１の計時回路６１の計時内容は歩進され且つこの
計数内容の歩進にもとすき第１のデコーダー６６１から
新たに信号Ｑ＋ａ”出力されることになる。

しかし、このとき表示書替えパルスＰが１を保持してい
る期間では、第１のデコーダー６６１から前記新たな信
号Ｑ　１　ａ　　が出力されても記憶回路６６２は、過
去の内容（表示切替パルスＰのｎ発目における記憶内容
）を記憶し且つ出力しているから、（ｎ＋１）見目の表
示書替えパルスＰが１になった時点に於いて、新たなる
信号Ｑ　ｓ　ａ　は、これからセグメント５１ａをどの
ような表示状態にするかを決定する指令信号であること
がわかる。

上述した如き意味を有する信号Ｑ１ａ、及びＱｌ′の組
合わせに応じ、且つ表示書替えパルスＰ＝１と同期して
、第１の駆動回路手段６は第１表に示す動作が行なわれ
る。

第　　１　　表　　　（Ｐ＝１） なお、第１表に於ける「セグメント変化」欄は、たとえ
ばセグメント５１　ａの表示状態が着色表示状態から消
去表示状態に変化する場合を、着→消の如く記した。

なお又、第１表に於けるｒｓｔａｊ、及び［Ｓ　ｔ　ｂ
Ｊ欄は、第２図で明らかな様［ＡＮＤゲー）３６５ｂの
出力信号ｓｌａ　ｔｄｓ、ａ＝ｐＸＱＩ　”’、ＡＮＤ
ゲー）５３３ｃの出力信号Ｓ＋ｂ　　はＳ　、ｂ＝ＰＸ
Ｑｌ′ＸＱｌ・・・・・・、なる論理式で表わせるから
表示書替えパルスＰ＝１のときの該論理計算結果を記し
た。

なお又、第１表に於ける「Ｓｌ」欄は第１のスイッチ回
路６６４の出力信号Ｓ、の状態を記した。

以下に第１表に沿って動作を説明する。

■　セグメント変化が「着→消」の場合には、出力信号
Ｓ、Ｂｕｌ、出力信号Ｓ１ｂ　は０であるため、トラン
ジスタ３３４ａＦｉＯＮ状態、トランジスタ６６４ｂは
ＯＦＦ状態となり、セグメント５１ａにはトランジスタ
５３４ａｔ−介して消去駆動電力Ｐｅが供給されて該セ
グメント５．１ａｔ消去表示状態にする。

■　セグメント変化が「着→着」９場合は、出力信号５
ｔａ−８，ｂ　　は共に０でありトランジスタ６６４ａ
、６６４ｂは共にＯＦＦ状態となるためセグメン）５１
　ａはオープン状態に保たれており該セグメン）５１ａ
は着色表示状態を維持する。

■　セグメント変化が「消→消」の場合は、出力信号Ｓ
　ｉ　＆”　１、出力信号５Ｉｂ＝０でトランジスタ６
６４ａはＯＮ状態、トランジスタ６６４ｂはＯＦＦ状態
をとり、トランジスタ３３４ａｔ介してセグメント５１
ａに消去駆動電力Ｐｅが印加されるが、該セグメン°ト
５１ａは以前に消去表示状態であったので実質的に消去
駆動電力Ｐｅ１ｔ消費せず（消去駆動電流が流れない）
、且つ該セグメン）５１ａは消去表示状態を維持する。

■　セグメント変化が「消→着」の場合は、出力信号ｓ
　ｔ　ａ”　ｏ、出力信号Ｓ、ｂ＝１でありトランジス
タ６６４ａはＯＦＦ状態、トランジスタ３６４ｂはＯＮ
状態をとりトランジスタ６６４ｂを介してセグメン）５
１ａには着色駆動電力Ｐｗが供給され該セグメン）５１
ａを着色表示状態にする。

やがて、表示書替えパルスＰが１からＯＫなると記憶回
路６６２は第１のデコーダー６６１が出力する信号Ｑ１
ａ　を記憶し、第１のゲート回路６６６は出力信号Ｓｌ
ａ　　及びＳｏｂ　　をＯとなし、第１のスイッチ回路
６６４はセグメン）５１ａをオープン状態となすから、
セグメン）５１　ａは第１表の■〜■で示したセグメン
ト変化後の表示状態を維持し第１図中の第１の駆動回路
手段６に於ける１サイクルの動作が完了する。

次に第１図中の第２の駆動回路手段４の動作を第２図に
基づき説明する。

表示消去パルスＥが発生（Ｅ＝１）ｆると、スインチ４
５３ａＩｆｉＯＮ状態となりセグメント５２ａに消去駆
動電力Ｐｅが供給され該セグメント５２ａは消去表示状
態となる。

やがて、第３図に示す如く表示消去パルスＥが１から０
になると、トランジスタ４６６ａがＯＦＦ状態となると
同時に表示着色パルスＷが発生（Ｗ＝１）し、第２のデ
コーダー４６１が出力する信号Ｑ２ａ　が１の場合には
、第２のゲート回路４６２は１を出力してトランジスタ
４６３ｂ１ｋＯＮ状態にせしめ、該トランジスタ４３３
ｂｔ介して着色駆動電力Ｐｗをセグメ／）５２ａに供給
し該セグメン）５２ａを着色表示状態とする。

しかし、表示着色パルスＷが発生（Ｗ＝１）した時に、
第２のデコーダー４６１の出力する信号Ｑ　ｖ　ａ　　
がＪの場合には、第２のゲート回路４６２は￥を出力し
、トランジスタ４６６ｂはＯＦＦ状態トナリセグメ：／
）５２ａ’ｔオープン状態とするから、該セグメ７）５
２＆は消去表示状態を維持する。

やがて１表示着色パルスＷが１から０になるとトランジ
スタ４３３ｂは信号Ｑ　ｚ　Ｂ　　の論理状態に関係な
くＯＦＦ状態となりセグメン）５２ａはオープン状態と
なるから、該セグメント５２ａは曲述した変化後の表示
状態を維持し第１図中の第２の駆動回路手段４に於ける
１サイクルの動作が完了する。

以上説明した如く本発明は、ＥＣＤを駆動するのに消費
する電力に関しては、セグメントの表示状態が変化する
時点毎に無効電力が発生する機会を有する第２の駆動回
路手段を１表示状態が変化する頻度の少ない表示桁グル
ープに属するセグメントに適用することによって、無効
電力の発生を極力低減出来るＥＣＤ駆動回路であり、漏
洩電流及びホトクロミックによる表示濃度変化トラブル
に関しては、表示状態変化頻度の多い表示桁グループに
属するセグメントは長時間同一表示状態を維持せねばな
らない場合がないから、該表示桁グループに属するセグ
メントに第１の駆動回路手段を適用した本発明によるＥ
ＣＤ駆動回路は前記表示濃度変化トラブルの発生しない
ＥＣＤ駆動回路であり、さらに、ＥＣＤ駆動回路の製造
価格に関しては、比較的回路構成の複雑な第１の駆動回
路手段を５表示状態変化の頻度が多い表示桁グループに
属するセグメントに限定して適用することによって、全
体の回路構成を比較的簡単に出来、従って安価に製造出
来るＥＣＤ駆動回路である等の優れた効果を持ち且つ実
用的なＥＣＤ駆動回路である。

【図面の簡単な説明】

第１図は本発明に於ける実施例を示す電子時計のブロッ
ク線図、第２図は第１図に示す第１及び第２の駆動回路
手段６．４及びＥＣＤ５を詳細に示す回路図、第３図は
第１図及び第２図中に示される主要信号のタイムチャー
トである。 １・・・・・・発振回路　２・・・・・・分周回路６・
−・・・・第１の駆動回路手段 ６−１・・・・・・第１の計時回路 ６２・・・・・・第１のパルス発生回路６６・・・・・
・第１の駆動電力供給回路６６１・・・・・・第１のデ
コーダー ６６２・・・・・・記憶回路 ６６６・・・・・・第１のゲート回路 ６６４・・・・・・第１のスイッチング駆動回路４・・
・・・・第２の駆動回路手段 ４１・・・・・・第２の計時回路 ４２・・・・・・第２のパルス魚生回路４６・・・・・
・第２の駆動電力供給回路４６１・・・・・・第２のデ
コーダー ４６２・・・・・・第２のゲート回路 ４６６・・・・・・第２のスイッチング駆動回路５・・
・・・・ＥＣＤ

Claims (1)

【特許請求の範囲】
1. 互いに異なる周期で表示が変化する２つ以上の表示桁を
   有するＥＣＤを備えた電子機器に於いて、前記表示桁を
   表示変化頻度の多い第１の表示桁グループと表示変化頻
   度の少ない第２の表示桁グループに分けるとともに、第
   １の計数回路と、該第１の計数回路の内容をデコードす
   る如く接続された第１のデコーダーと、表示書替えパル
   スを発生する第１のパルス発生回路と、前記表示書替え
   パルスで前記第１のデコーダーの出力を記憶する如く接
   続された記憶回路と、着色駆動電力及び消去駆動電力を
   前記第１のデコーダーの出力及び前記記憶回路の出力に
   応じ選択的に前記ＥＣＤのセグメントに供給する第１の
   スイッチング駆動回路と、前記第１のデコーダーの出力
   と前記記憶回路の出力とから前記ＥＣＤのセグメントの
   表示状態が変化する□か否かを検知しその結果と前記表
   示書替えパルスとによって前記第１のスイッチング駆動
   回路を制御する如く接続構成された第１のゲート回路、
   とを少くとも有し、前記ＥＣＤのセグメントの表示状態
   が変化する時のみ前記着色駆動電力又は前記消去駆動電
   力を前記表示書替えパルスに同期して前記ＥＣＤのセグ
   メントに供給する如く構成し°た第１の駆動回路手段を
   ＥＣＤの前記第１の表示桁グループに属するセグメント
   の駆動回路となし、且つ、第２の計数回路と、該第２の
   計数回路の内容をデコードする如く接続された第２のデ
   コーダーと、表示消去パルス及び該表示消去パルスの終
   端と略同時に発生する表示着色パルスを発生する第２の
   パルス発生回路と、前記第２のデコーダーの出力と前記
   表示着色パルスとの状態を検出する如く接続された第２
   のゲート回路と、前記表示消去パルスに制御され前記Ｅ
   ＣＤのセグメントに消去駆動電力を供給する如く接続さ
   れた一スイッチング用トランジスタ部分と前記第２のゲ
   ート回路に制御され前記ＥＣＤのセグメントに着色駆動
   電力を供給する如く接続されたスイッチング用トランジ
   スタ部分とから構成された第２のスイッチング駆動回路
   とを少なくとも有し、前記ＥＣＤのセグメントの表示状
   態に無関係に予め前記セグメントに消去駆動電力を供給
   し続いて該セグメントが着色すべき場合にのみ該セグメ
   ントに着色駆動電力を供給する如く構成した第２の駆動
   回路手段をＥＣＤの前記第２の表示桁グループに属する
   セグメントの駆動回路としたことを特徴とするＥＣＤ駆
   動回路。