JPS58123585A - Ｅｃｄ駆動装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明はＥＣＤ（エレクトロクロミック・ディスプレイ
）表示式電子機器の駆動装置に関するものであり、さら
に詳１〜くはＥＣＤに表示する情報の書替え期間に於い
てユーザーに異和感を与えることが少ない同時駆動方式
（消→着、又は着→消のセグメント表示状態変化を同時
に行う方式）に関するものである。

なお、前記同時駆動方式以外の他の駆動方式と（〜て、
例えば予め消色寸べきセグメントを消色駆動し続け、そ
の後に着色すべきセグメントを着色駆動する駆動方式が
挙げられるが、しかしこの駆動方式は、意味をなさない
表示が一旦表われろためユーザーに異和感を匂えろ事が
指摘されている。

ＥＣＤを表示に用いた電子機器に於いて、例えば電子時
計のように時、分、秒と、月、日、曜、などのように種
々の情報を外部操作部材のスイッチ操作で切替えて表示
することが提案されているし、更に時、分、秒、などの
時刻情報は定期的に外部操作部層のスイッチ操作によっ
て正確な時刻に合わせ直す方式も提案されている。

ところが、従来のＥＣＤ駆動回路においては。

かかる外）ηｂ操操作旧制よる操作が前記ＥＣＤ駆動回
路の正規の書替え駆動中に割り込むと該割り込みの有っ
た時期に於けるＥＣＤのセグメントは中途半端な着色状
態であり、核中途半端な着色状態を初期値として所定の
着色駆動又は消色駆動が行なわれるために着色過多が生
じＥ　ＣＤのセグメントの表示色にアンバランスを生じ
ると共に、ばなばだしい時にばＥＣＤを劣化さぜる欠点
を有していた。

本発明は上述したような外部操作部材のスイッチ操作に
伴う欠点を解消したＥＣＤ駆動装置を提供するものであ
る。

以下図面に従って本発明の一実施例を説明する。

なお本実施例は電子時計の時刻を修正する方式に適用し
たものである。

′１１゜ 第１図は本発明の実施例を示す電子時計全体のブロック
線図を示したものであり、図中、１は発振回路、２は分
周回路、６は分周回路２からの分周信号に同期して後述
ｇｃＤ１２の表示書替えタイミングを指令する書替えパ
ルスＣ■■を出力するパルス発生回路、４は前記書替え
パルスＣＨを入力信号として開時動作を行うと共に時刻
修正時には時刻修正回路５からの修正信号により計時動
作を行う計時回路、６は計時回路４の計時内容をＥＣＤ
１２の七グメンｌ−１２ａ〜１２ｉ　〜１２ｎに適した
デコード信号Ｑ、・・・・・Ｑｉ・・・・・・Ｑｎに変
換するデコーダー、７はデコーダー６から出力された過
去の各デコード信号と現在デコーダー６から出力されて
いる各デコード信号とをそれぞれ比較しその変化を検出
（ＥＣＤの各セグメントの表示状態の変化に和尚）する
表示変化検出回路群、８は表示変化検出回路群７からの
各検出信号及び後述消色パルス発生回路１４からの消色
パルスＥを入力とする優先消色＋ｆｔｌ＋作回路、９は
優先消色動作回路群８からの各出力信号を入力とするセ
グメント電極駆動回路群であり、該セグメント電極駆動
回路群９は優先消色動作回路群８からの各出力信号のと
る論理レベルに応じＥＣＤ１２の各セグメント電極１２
ａ〜１２ｎにそれぞれ電位Ｖｄｄ又は電位Ｖｓｓのいず
れかを選択的に供給するが或いは無供給電位状態（ＯＰ
ＥＮ状態）にする」：うに構成されている。

１０ばＥＣＤ１２の共通電極１２Ｘに電位Ｖｄｄ、Ｖｃ
ｏｍ及びＶｓｓのいずれかを選択的に供給する共通電極
駆動回路であり、前記セグメント電極駆動回路群９と協
働してＥＣＤ駆動回路を構成している。

１１はリューズ或いは押しボタン等の外部操作部材の操
作に連動して開閉動作を行うスイッチ、１６はスイッチ
１１からのスイッチ信号を入力とし且つ微分パルスを出
力する論理微分回路、１４は論理微分回路１６からの微
分パルスによってＥＣＤ１２の表示を消色するに必要な
タイミングを指令するため一定時間（ＥＣＤ１２を消色
するに必要な時間）’■Ｉ“レベルをとる消色パルスＥ
を出力する消色パルス発生回路であり、しかもこの消色
パルス発生回路１４は消色パルスＥが出力されている際
に新たに微分パルスが入力されたときにば、該微分パル
スが新たに入力された時点から再度一定時間ＩＩレベル
の値をとる消色パルスＥが新たに出力されるようりトリ
ガータイプのタイマーから構成されている。

１５は消色パルス発生回路１４からの消色パルスＥの終
端（立下がり）に同期してＥＣＤ１２の表示を着色する
に必要なタイミングを指令するため一定時間（ＥＣＤ１
２を着色するに必要な時間）Ｎ／ｌ ■ルベルをとる着色パルスＷを出力する着色パルス発生
回路であり、論１１１１微分回路１３からのパルスがリ
セット端子１尤に入力された時には着色パルスＷが強制
的にＬレベルにリセットされるよう構成され、ている。

１６はＡＮＤゲー１−１６　ａとＯＲゲート１６ｂより
成り、！ｊ′替えパルスＣＩに基づくＥＣＤ１２の表示
を書替えるタイミングとスイッチ１１の操作に基づ（Ｅ
ＣＤ１２の表示を着色するタイミングとを指令する着色
・１↓１替えパル’ｘＣＷを出力するタイミング制御回
路、１７は消色パルス発生回路１４の消色パルスＥ及び
着色パルス発生回路１５の着色パルスＷを入力とするＮ
　ＯＲゲート３１：り成り、ＥＣＤ１２の共通電極１２
Ｘに供給する電圧を選択するための選択信号を出力する
選択制御回路、１８は電池１８ａと定電圧回路ＩＢｈよ
り成り電池の（＋）を消色電圧Ｖｄｄ％電池の（−）を
着色電圧Ｖｓｓ及び定電圧回路１８ｂの出力を中間電圧
Ｖｃ　ｏｍとして出力する電源部であり、ｉｉ源ｆｉｌ
（１８）各電圧Ｖｄ　ｄｌＶｓ　ｓ。

Ｖｃｏｍは前記共通電極駆動回路１０に供給され且つ各
電圧Ｖｄｄ、Ｖｓｓはセグメント′電極駆動回路９に供
給されろよう構成されている。

なお、電源部１８の出力電圧Ｖｄｄ及びＶｓｓはブロッ
ク図で示す全ての回路要素に供給されていることは言う
までもない。

第２図は第１図のブＯｙり線図における主要部構成を詳
細に示す回路図である。

第２図において、表示変化検出回路群７はそれ：′：１ それ同一の回路構成をとる表示検出回路７Ａ〜７Ｎとか
ら構成され、例えば表示検出回路７Ａを代表してその具
体的な内部回路構成を説明すると。

７ａは、デコード信号Ｑ１を入力とするデータ入力端子
りと、消色パルスＥを入力とするリセット入力端子Ｒと
、更に着色・書替えパルスＣＷを入力とずろクロック入
力端子ＣＩとを備えたデータ型フリップフロップ（以下
Ｄ−ＦＦと略記する）、７ｂはＤ−ＦＦ７ａのＱ出力端
子からの出力信号を入力とするインバータ、７ｃはデコ
ード信号Ｑ、を入力とするインバータ、７ｄはインバー
タ７Ｃの出力信号及び着色・書替えパルスＣＷとを入力
とし且つ出力信号ｐｅａを出力するＡＮＤＮＯゲート７
ｅはインバータ７ｂの出力信号及びデコード信号Ｑ１％
更に着色・相替えパルスＣＷとを入力とし旧つ出力信号
ｐ　ｗ　ａを出力するＡＮＤゲート、とから表示変化検
出回路７Ａが構成されている。

更に、優先消色動作回路群８はそれぞれＮＯＲゲートか
らなる優先消色動作回路８Ａ〜８Ｎとから構成されてい
る。

又、セグメント電極駆動回路群９はＥＣＤ１２の各セグ
メン）１２ａ〜１２ｎの各々に対応した同一の回路構成
をとるセグメント電極駆動回路９Ａ〜９Ｎとから構成さ
れ、例えばセグメント電極駆動回路９Ａを代表してその
具体的な内部回路構成を説明ずろと、優先消色動作回路
８ＡのＮＯＲゲートから出力されろ出力信号をゲート人
力とするＰチャネル型ＭＯ３）ランジスタ９ａ（以下Ｍ
Ｏ３Ｔと略記する）と、表示変化検出回路７Ａから優先
消色動作回路８Ａを通過してきた出力信号ｐ　ｗ　ａを
ゲート入力とするＮチャネル型ＭＯ８）ランジスタ９１
）とより構成されている。

しかも、ＭＯ８Ｔ９ａのソース及びザブストレートには
電圧Ｖｄｄが供給さねるｊ：つ接続構成され、且つＭＯ
８Ｔ９ａのドレインとＭＯ８Ｔ９ｂのドレインとは共に
ＥＣＤ１２のセグメント１２ａに共に接続されろ構成を
とる。

更にＭＯ８Ｔ９ｂのソース及びサブストレートには電圧
Ｖｓｓが供給されるよう接続構成されている。

次に共通電極駆動回路１０ば、Ｐチャネル型ＭＯ８Ｔ１
０ａと、Ｎチャネル型ＭＯ８Ｔ１０ｂ。

１００と、Ｎ色パルス発生回路１５からの着色パルスＷ
を入力とするインバータ１０ｄとより構成されており、
その接続構成は第２図に示す如く、ＭＯ８Ｔ１０ａのソ
ース及びサブストレートに電圧Ｖ　ｄ　ｄが、Ｍ　ＯＳ
　Ｔ　Ｉ　Ｑ　＋）のソース及びサブストレートに電圧
ｖｓｓが、ＭＯ８Ｔ１［］ｃのソース及びサブストレー
トには電圧■ＣＯｍが、それぞれ供給されろよう接続さ
れている。

更に、ＭＯ８Ｔ１０ａ、１０ｂ、ｉｏｃの各ドレインは
共にＥＣＤ１２の共通電極１２Ｘと接続されるよう構成
されている。

しかも、ＭＯ８Ｔ１０ａのゲートにはインバータ１０ｄ
の出力信号が、ＭＯ８Ｔ１［］ｂのゲートには消色パル
スＥが、更にＭＯ８Ｔ１０ｅのゲートには選択制御回路
１７の出力信号が、それぞれ供給されろよう接続構成さ
れている。

第３図は第１図及び第２図に示した実施例の主要部分の
波形を示１〜たタイムチャ′１−トである。

以下、第；３図のタイムチャートを参照し第１図及び第
２図で示ず木実Ｍｉｊ例の構成の動作を説明する。

尚、説明の都合上、表示変化検出回路群７、優先消色動
作回路群８％セグメント′Ｉ′１．、極駆動回路群９及
びＥＣＤ１２のセグメント１２ａ〜１２ｎ等の各動作説
明は、そ」１．ぞれ７Ａ１８Ａ、９Ａ、及び１２ａの各
構成部分の動作説明をすることによって代表するものと
する。

まず、スイッチ１１の操作によらない書替えパルスＣＨ
に基づく正規のＩ（ＣＤ駆動動作について説明する。

■　正規のＥＣＤ駆動動作 スイッチ１１は操作されず、従って論理微分回路１３の
出力はＯであり、目−っ消色パルス発生回路１４及び着
色パルス発生回路１５の出力である消色パルスＥ及び着
色パルスＷも共に０である。

従がって共通電極駆動回路１０のＭＯ８Ｔ１０ａ及びＭ
　ＯＳ　Ｔ　、１．１０　ｂは共にＯＦＦ状態であ′：
：す るが、他方選択制御回路１１ば１を出力し、Ｍｏｓ’ｒ
ｉｏｃをＯＮ状態になし、コノタメＥＣＤ１２の共通電
極１２Ｘには中間電圧Ｖｃｏｍが印加される。なお更に
選択制御回路１１の出力信号１により、タイミング制御
回路１６は書替えパルスＣＩＩを通過可能な状態とする
。

しかも、分周回路２から分周信月が出力されているとパ
ルス発生回路６は引替えパルスＣＨを出力し、該書替え
パルスＣＩ（によって計数回路４の計時内容が歩進され
、該泪時内容に基づいてデコーダー５はＥＣ：Ｄ１２の
セグメント１２１ＶＣ適したデコード信号Ｑ、を表示変
化検出回路７ＡのＤ−ＦＦ７ａのデーター入力端子りへ
供給する。

一方１替えパルスＣＩ−Ｉはタイミング制御回路１６を
通過して着色・書替えパルスＣＷとして表示変化検出回
路７Ａへ送られる。

表示変化検出回路７Ａを構成するＡＮＤゲート７ｄの出
力信−号ｐｅａ及びＡＮＤゲー）７ｅの出力信号Ｐｗａ
は下記する論理式で表わされる。

ｐｅａ＝Ｑ、ＸＣＷ　　　　　　　　・・・・・・・・
・（１）式ｐ　ｗ　ａ＝Ｑ、ＸＱ−ＸＣＷ　　　　　・
・・・・・・・・（２）式尚、上記Ｑｒはインバータ７
ｂの出力信号のとる論理値である。

すなわち、出力信号Ｐｅａは対応するセグメント１２ａ
のとり続けていた今までの表示状態に関係なく、これか
らセグメンｌ−１２８を消色表示状態にする場合に着色
・書替えパルスＣＷに同期して１となるものであり、又
、出力信号ｐｗａは対応するセグメン）１２ａの表示状
態が消色表示状態から着色表示状態に変化する場合に着
色・書替えパルスＣＷに同期して１となるものである。

そして、ＡＮＤゲート７ｄの出力信号ｐｅａ、＝１は優
先消色動作回路８Ａ内のＮＯＲゲートを通過しセグメン
ト電極駆動回路９ＡのＭＯ３Ｔ９ａをＯＮ状態となし、
ＭＯ８Ｔ９ａは対応するセグメン）１２ａＫ消色電圧Ｖ
ｄｄを印加する。従って該セグメント１２ａと共通電極
１２Ｘ間には（Ｖｄｄ−Ｖｃｏｍ）なる電圧が印加され
該セグメント１２ａは消色駆動される。なおすでに、消
色表示状態であるセグメントに消色電圧Ｖｄｄを印加し
ても該セグメントには電流が流れず実質的に該セグメン
トの表示状態は消色状態を維持する。

更に又、ＡＮＤゲート７ｅの出力信号ｐ　ｗ　ａ　−１
は対応するセグメント電極駆動回路９ＡのＭＯ８Ｔ９ｂ
をＯＮ状態になし、ＭＯ８Ｔ９ｂは着色電圧Ｖｓｓを対
応するセグメン）１２ａに印加するから、該セグメント
１２ａと共通電極１２Ｘには（Ｖｓ　５７Ｖｃ　ｏｍ）
なる電圧が印加され、該セグメン）１２ａは着色駆動さ
れる。

以−にの動作は論理式１及び２で明らかなようにデコー
ダー６の出力信号Ｑａ−Ｑｎ及び表示変化検出回路群７
の各Ｄ−ＦＦ７ａの各記憶信号のとる論理値状態によっ
てセグメント１２ａ〜１２ｎのいづれかのセグメントが
消色駆動され、又他のセグメントが消色駆動され、さら
に又他のセグメントは着色表示状態を維持する（ＡＮＤ
ゲート７ｄ及びＡＮＤゲート７ｅのいづ、ｈ、の出力信
号ｐｅａ及びｐｗａも共にＯの場合、セグメント１２ａ
はｏｐｅｎ状態である）駆動動作が着色・１替えパルス
ＣＷに同期して同時に行なわれる。

第３図の区間■に上記した■の正規のＥＣＤ駆動動作に
於ける主要部分の波形を示す。

次に前述した０）の正規のＥＣＤ駆動動作中にスイッチ
１１を操作してＥＣＤ　１’２の表示を修正ずろ場合の
動作について説明する。

■　外部操作の割り込み動作 前述ｊ〜た■の正規のＩＣＣＤ駆ｉｆｌ＋動作中にスイ
ッチ１１が操作さ−Ｊｔ論Ｊ、ｊｌｊ微分回路１６から
パルスが発生すると、消色パルス発生回路１４は消色パ
ルは選択制御回路１１の出力信号をＯどなし、タイミン
グ制御回路１６に於ける書替えパルスＣＨの通過を阻１
］−ずろため、着色・屈］替えパルスＣＷは第３図で示
す時点Ａで０になる。

更に該時点Ａからは、共通電極駆動回路１０は前記した
選択制御回路１７の出力信号０によってＭＯ８ＴＩＱｃ
がＯＦＦ’状態となり、かわって消色パルスＦ、＝１に
よってＭＯ８ＴＩＱｂがＯＮ状態となるため、ＥＣＤ１
２の共通電極１２Ｘには着色電圧Ｖ・・が印恕、、、、
、される。

更に又、消色パルスＥ＝１は優先消色動作回路８Ａ〜８
Ｎの全てのＮＯＲゲートへ送られ、その結果、優先消色
動作回路８Ａ〜８Ｎの各ＮＯＲゲートから出力されろ出
力信号は０となる。従って、セグメント電極駆動回路９
八〜９Ｎの全てのＭＯ８Ｔ９ａをＯＮ状態となし、その
ため全てのセグメンｈ１２ａ〜１２ｎＫは消色電力Ｖｄ
ｄが印加されろ。

結局、全てのセグメント１２ａ〜１２ｎと共通電極１２
Ｘの間Ｅハ（Ｖ　ｄ　ｄ−Ｖ　ｓ　ｓ　）なルミ圧が印
加され全てのセグメン）１２８〜１２ｎは消色駆動され
ろ。

更に又、消色パルスＥ＝１は表示変化検出回路・群７の
全てのＤ−ＦＦ７ａのリセット端子Ｒに送られ、全ての
Ｄ−ＦＦ７ａの記憶内容な０となる。

なお、該記憶内容０はセグメントの表示状態が消色表示
状態になったことを記憶するものである。

更に又、論理微分回路１３の出力信号は時刻修正回路５
を介して計時回路４へ送られ、計時内容を修正する。以
上のＭＵ＋作に於ける主要部分の波形を第３図の区間１
１に示す。

やがて、消色パルスＥが０となると着色パルス発生回路
１５が着色パルスＷを発生（Ｗ＝１）する。

従がっテ、着色パルスＷが１であるため、選択制御回路
１１ばその出力信号を０に廊持ず２）と共に着色パルス
Ｗはインバータ１０ｄを介してＭＯ８Ｔ１ＤａをＯＮ状
態とせしめ、共通電極１２Ｘに消色電圧Ｖｄｄを印加ず
ろ。

更に、着色パルスＷ＝ｌはタイミング制御回路１６のＯ
Ｒゲート１６ｂを通過して表示変化検出回路群７の全て
のＡＮＤゲート７ｄ及び７ｅへ送られる。

一方、言１時回路４は修正された割断内容をデコーダー
６へ出力しているからデコーダー６は修正された計時内
容に基づく信号を表示変化検出回路群７の全てのＤ−Ｆ
Ｆ７ａのデータ端子りへ送っている。

従って、デコーダー６のデコード信号Ｑ１が１（対応す
るセグメン）１２ａに着色を指令する）の場合には表示
変化検出回路７Ａは出力信号ＰＷａ−１（Ｄ−ＦＦ７ａ
の出力信号がＱ′に〇であるから）とし、セグメント電
極駆動回路９ＡのＭＯ８Ｔ９ｂをＯＮ状態となし、該セ
グメント１２ａに着色電圧Ｖｓｓを印加する。

又、デコーダー６のデコード信号Ｑ、がＯ（対応するセ
グメンＩ−１２＆に消色を指令する）の場合には、表示
変化検出回路７Ａは出力信号Ｐｅａ−１とし優先消色動
作回路８八〇ＮＯＲゲートから出力される出力信号をＯ
としてセグメント電極駆動回路９ＡのＭＯ３Ｔ９ａをＯ
Ｎ状態となし、該セグメント１２ａに消色電圧Ｖｄｄを
印加する。

従って、仮に、セグメンｌ−１２＆に着色を指令し、セ
グメンｌ−１２ｎに消色を指令する場合を考えろと、セ
グメンｌ−１２８と共通電極１２Ｘの間には（Ｖｓｓ−
Ｖｄｄ　）なる電圧が印加されてセグメンｌ−１２ａが
着色駆動され、一方、セグメン１−１２　ｎと共通電極
１２Ｘの間には（Ｖｄｄ−Ｖｄｄ＝０）なる電圧が印加
されるためにセグメンｌ−１２１は消色表示状態を維持
する。

以−にの動作に於ける主要部分の波形を第３図の区間ｍ
に示す。

やがて、着色パルスＷが０となるとタイミング制御回路
１６を通過した着色・書替えパルスＣＷもＯとなり、表
示変化検出回路群７の全てのＤ　−ＦＦ７　ａはそれぞ
れセグ、ｌンｌ−１２ａ　〜１２ｎの現在の表示状態を
示すデコーダ゛−６のデコード信号Ｑ、〜Ｑｎを記憶し
てスイッチ１１の操作による時刻修正の１サイクルの動
作を終了する。

なお、以−１＝説明したスイッチ１１の操作による時刻
修正の１ザイクル（第３図の区間１１及び区間■）の動
作が完了していない間に、更に連続１〜でスイッチ１１
の操作が行なわれた場合に於いては、消色パルス発生回
路１４は最新のスイッチ１１の操作に、しる論理微分回
路１６の微分パルスによってリトリガされ、消色パルス
Ｅを１としこの時点から一定時間経過後に消色パルスＥ
＝Ｑとする動作をとり、目、つ着色パルス発生回路１５
も最新のスイッチ１１の操作による論理微分回路１６の
微分パルスによって常ＩＶｃリセット状態（着色パルス
を待つ状態）にされる。

従って、常に最新のスイッチ１１の操作によって、例え
ば第３図に示した時点Ａから時点Ｂまでで時刻修正動作
の１ザイクルの動作が行なわれる。

以」二述べた如く１本発明によるＥＣＤ駆動回路は正規
のＥ　ＣＤ駆１１ｔｌ＋動作中にスイッチ操作による表
示の修正が割り込んでも、該スイッチ操作による表示修
正動作を予め全セグメントを消去駆動し、しかる後所定
セグメントを着色駆動することにより、従来技術に見ら
れる様な着色過多の様な欠点が生じないＥＣＤ駆動回路
であり、更に、スイッチ操作による表示修正動作中に加
わるセグメントと共通電極間の電圧は第−表に示す如く
正規のＥＣＤ駆動動作に比べて高電圧であり、従ってよ
り短かい時間で表示修正駆動動作が終了出来る他の効果
も有する優れたＥＣＤ駆動回路である。

第−表 但’、Ｖｄ　ｄ）Ｖｃ　ｏｍ）Ｖｓ　ｓ

【図面の簡単な説明】

第１図は本発明の実施例を示す電子時計σ）フ゛ロック
線図、第２図は第１図のブロック線図に示す主要部構成
を詳細に示す回路図、第３図は第１図及び第２図に示す
主要信号の波形を示す゛タイムチャートである。 １・・・・・・発振回路、　　２・・・・・・分周回路
、６・・・・・パルス発生回路、　　４・・・・・計時
回路、５・・・・・・時刻修正回路、　　６・・・・・
デコーダー、７・・・・・・表示変化検出回路群、 ８・・・・・優先消色動作回路群、 ９・・・・・・セグメント電極駆動回路群。 １叶・・・・・共通電極駆動回路、　　１１・・・・・
・スイッチ、１２・・・・・ＥＣＤ。 １２Ｌ〜１２ｎ・・・・・・セグメント、１２Ｘ・・・
・・・共通電極、 １４・・・・・・消色パルス発生回路、１５・・・・・
・着色パルス発生回路、１６・・・・・・タイミング制
御回路。 １７・・・・・・選択制御回路、　　　１８・・・・・
・電源部、１８ａ・・・・・電池、　　　１８ｂ・・・
・・・定電圧回路、ト・・・・消色パルス、　Ｗ・・・
・・・着色パルス、Ｖｄ　ｄ、Ｖ　ｓ　ｓ、　Ｖｃ　ｏ
ｍ・＝−・電圧。 特許出願人　シチズン時削株式会社

Claims (1)

【特許請求の範囲】
1. 発振回路と、該発振回路からの信号を入力とする分周回
   路と、該分周回路からの信号により計時動作する計時回
   路と、該計時回路からの計時信号を入力とするデコーダ
   ーと、該デコーダーからの各デコード信号を入力とする
   表示変化検出回路群と、該表示変化検出回路群からの各
   出力信号を入力とするセグメント電極駆動回路群と、該
   セグメント電極駆動回路群からの各信号の供給を受ける
   複数のセグメントを備え且つ該複数のセグメントと対向
   する共通電極を備えたＥＣＤと、該ＥＣＤの共通電極に
   電圧を供給するための共通電極駆動回路と、第１及び第
   ２の電圧を出力する電池と前記第１及び第２の電圧との
   中間の電圧を出力する定電圧回路とを備えた電源部と、
   前記計時回路の計時内容を修正するためのスイッチと、
   該スイッチの操作により消色パルスを出力する消色パル
   ス発生回路と、該消色パルス発生回路から消色パルスが
   出力された直後に着色パルスを出方する着色パルス発生
   回路と、前記表示変化検出回路群と前記セグメント電極
   駆動回路群との間に配設され１１゜つ前記消色パルス発
   生回路からの消色パルスを入力とする優先消色動作回路
   とを備え、前記セグメント電極駆動回路群には前記第１
   及び第２の電圧が供給され、目つ前記共；由電極駆動回
   路には前記第１及び第２の電圧及び前記中間の電圧が供
   給されてなり、前記開時回路が前記分周回路からの信号
   に基づく語時動作をとるときのみは、前記共通電極に対
   し前記共通電極駆動回路は前記中間の電圧を選択的に出
   力せしめ、又、前記計時回路が少なくとも前記スイッチ
   の操作に基づく計時動作をとるときは、前記共通７１Ｊ
   ：極に対し前記共通電極駆動回路は前記ｍｌ及び第２の
   電圧を選択的に出力せしめ、前記セグメント市５極駆動
   回路群と協動し前記共通電極駆動回路により前記ＥＣＤ
   の消色・着色駆動を行うよう構成したことを特徴とする
   ＥＣＤ駆動装置。