JPS6113596B2 - - Google Patents
Info
- Publication number
- JPS6113596B2 JPS6113596B2 JP50159134A JP15913475A JPS6113596B2 JP S6113596 B2 JPS6113596 B2 JP S6113596B2 JP 50159134 A JP50159134 A JP 50159134A JP 15913475 A JP15913475 A JP 15913475A JP S6113596 B2 JPS6113596 B2 JP S6113596B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- driver
- base
- electrodes
- whose
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000010586 diagram Methods 0.000 description 6
- 102100026191 Class E basic helix-loop-helix protein 40 Human genes 0.000 description 5
- 101710130550 Class E basic helix-loop-helix protein 40 Proteins 0.000 description 5
- 101100126625 Caenorhabditis elegans itr-1 gene Proteins 0.000 description 2
- 102100026190 Class E basic helix-loop-helix protein 41 Human genes 0.000 description 2
- 101000765033 Homo sapiens Class E basic helix-loop-helix protein 41 Proteins 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000012423 maintenance Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 239000002131 composite material Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 229910052754 neon Inorganic materials 0.000 description 1
- GKAOGPIIYCISHV-UHFFFAOYSA-N neon atom Chemical compound [Ne] GKAOGPIIYCISHV-UHFFFAOYSA-N 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Landscapes
- Transforming Electric Information Into Light Information (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
【発明の詳細な説明】
本発明はガス放電パネルの駆動回路、特に交番
維持電圧パルスを印加して記憶表示を行なうガス
放電パネルの駆動回路に関するものである。
維持電圧パルスを印加して記憶表示を行なうガス
放電パネルの駆動回路に関するものである。
プラズマ・デイスプレイ・パネルの名称で知ら
れているガス放電パネルは、公知の如く、低融点
ガラス等の誘電体層を被覆した電極をネオン等の
放電ガスを封入した空間を介して対向又は隣接し
て設け、その電極の対向点又は隣接点の放電点に
交番維持電圧パルスを印加しておき、選択された
放電点に放電開始電圧以上となるように書込パル
スを印加すると、その放電点に放電が生じて壁電
圧が形成され、それ以後は壁電圧と維持電圧パル
スとの和が放電開始電圧となつて継続的に放電が
生じ、選択放電点の組合せにより記憶表示させる
ことができる。
れているガス放電パネルは、公知の如く、低融点
ガラス等の誘電体層を被覆した電極をネオン等の
放電ガスを封入した空間を介して対向又は隣接し
て設け、その電極の対向点又は隣接点の放電点に
交番維持電圧パルスを印加しておき、選択された
放電点に放電開始電圧以上となるように書込パル
スを印加すると、その放電点に放電が生じて壁電
圧が形成され、それ以後は壁電圧と維持電圧パル
スとの和が放電開始電圧となつて継続的に放電が
生じ、選択放電点の組合せにより記憶表示させる
ことができる。
又パルス幅の狭いパルス域は波高値の低いパル
スを消去パルスとして印加すると、その消去パル
スにより一旦は放電が生じる壁電圧を形成するに
至らないので消去作用が生じることになる。
スを消去パルスとして印加すると、その消去パル
スにより一旦は放電が生じる壁電圧を形成するに
至らないので消去作用が生じることになる。
このようなガス放電パネルの駆動を行なう為に
は通常第１図に示す構成が採用されている。同図
に於いて、PDPはＸ、Ｙ電極を有するガス放電パ
ネル、DRVX，PRVYはドライバ、SUSX，
SUSYは共通維持電圧回路、DECX，DECYはデ
コーダである。共通維持電圧回路SUSX，SUSY
からの維持電圧パルスがガス放電パネルPDPの
Ｘ、Ｙ電極にそれぞれ継続的に印加されるもの
で、アドレス情報が加えられると、デコーダ
DECX，DECYでデコードされ、そのデコード出
力でドライバDRVX，DRVYが動作し書込、消去
等の動作指令に対応して、選択されたＸ、Ｙ電極
にドライバDRVX，DRVYから書込パルス又は消
去パルスが印加される。
は通常第１図に示す構成が採用されている。同図
に於いて、PDPはＸ、Ｙ電極を有するガス放電パ
ネル、DRVX，PRVYはドライバ、SUSX，
SUSYは共通維持電圧回路、DECX，DECYはデ
コーダである。共通維持電圧回路SUSX，SUSY
からの維持電圧パルスがガス放電パネルPDPの
Ｘ、Ｙ電極にそれぞれ継続的に印加されるもの
で、アドレス情報が加えられると、デコーダ
DECX，DECYでデコードされ、そのデコード出
力でドライバDRVX，DRVYが動作し書込、消去
等の動作指令に対応して、選択されたＸ、Ｙ電極
にドライバDRVX，DRVYから書込パルス又は消
去パルスが印加される。
このようなドライバDRVX，DRVYは、集積化
する為に、Ｘ、Ｙ電極対応に構成して出力トラン
ジスタの負荷を小さくすることが採用されてい
る。しかし、集積化した場合のパツケージのピン
数は少なくとも、電極対応の出力及び入力端子数
と、電源端子数とパルス電圧入力端子数とが必要
であり、ピン数に制限がある場合に集積度を向上
することができないものとなる。
する為に、Ｘ、Ｙ電極対応に構成して出力トラン
ジスタの負荷を小さくすることが採用されてい
る。しかし、集積化した場合のパツケージのピン
数は少なくとも、電極対応の出力及び入力端子数
と、電源端子数とパルス電圧入力端子数とが必要
であり、ピン数に制限がある場合に集積度を向上
することができないものとなる。
本発明はデコード機能を内蔵させることにより
ピン数の少ない集積化したガス放電パネルの駆動
回路を提供することを目的とするものである。以
下実施例について詳細に説明する。
ピン数の少ない集積化したガス放電パネルの駆動
回路を提供することを目的とするものである。以
下実施例について詳細に説明する。
第２図は本発明の実施例の要部回路を示すもの
で、16本の電極対応のドライバを集積化した場合
についてのものである。同図に於いてOUT１〜
OUT１６は電極対応の出力端子であり、電極対
応のドライバは、第１及び第２のトランジスタＱ
１，Ｑ２と、第１、第２、第３のダイオードＤ１
〜Ｄ３により構成されている。入力情報dk，il
（ｋ、ｌ＝１、２、３、４）はそれぞれ４ビツト
構成であつて、複数の出力端子OUTi（ｉ＝１、
２、………16）を選択し得るものである。
で、16本の電極対応のドライバを集積化した場合
についてのものである。同図に於いてOUT１〜
OUT１６は電極対応の出力端子であり、電極対
応のドライバは、第１及び第２のトランジスタＱ
１，Ｑ２と、第１、第２、第３のダイオードＤ１
〜Ｄ３により構成されている。入力情報dk，il
（ｋ、ｌ＝１、２、３、４）はそれぞれ４ビツト
構成であつて、複数の出力端子OUTi（ｉ＝１、
２、………16）を選択し得るものである。
出力端子OUTiにはガス放電パネルの電極が接
続され、この電極対応のドライバ部の複数個を組
として各組対応に設けられたデコーダ部は、ドラ
イバ部対応の第３のトランジスタQdlkと、デコ
ーダ部を選択する第４のトランジスタQilと、第
５のトランジスタQgとにより構成され、同一の
ｌの第３のトランジスタQdlkのエミツタを共通
に接続して、第４のトランジスタQilのコレクタ
に接続し、入力情報dk，ilによつて、出力端子
OUTiの選択動作が行なわれるものである。又
V2，V3は維持電圧パルス印加用の電圧で、ダイ
オードＤ１，Ｄ２を介して電極に加えられる。又
V1は書込パルス又は消去パルス印加用の電圧
で、トランジスタＱ１を介して電極に加えられ、
維持電圧パルスが印加されている場合は、その維
持電圧パルスに重畳されて電極に印加される。又
ＶCC，ＶEEはトランジスタの動作用電圧、ＶGは
ゲート電圧である。
続され、この電極対応のドライバ部の複数個を組
として各組対応に設けられたデコーダ部は、ドラ
イバ部対応の第３のトランジスタQdlkと、デコ
ーダ部を選択する第４のトランジスタQilと、第
５のトランジスタQgとにより構成され、同一の
ｌの第３のトランジスタQdlkのエミツタを共通
に接続して、第４のトランジスタQilのコレクタ
に接続し、入力情報dk，ilによつて、出力端子
OUTiの選択動作が行なわれるものである。又
V2，V3は維持電圧パルス印加用の電圧で、ダイ
オードＤ１，Ｄ２を介して電極に加えられる。又
V1は書込パルス又は消去パルス印加用の電圧
で、トランジスタＱ１を介して電極に加えられ、
維持電圧パルスが印加されている場合は、その維
持電圧パルスに重畳されて電極に印加される。又
ＶCC，ＶEEはトランジスタの動作用電圧、ＶGは
ゲート電圧である。
ガス放電パネルの電極に加える維持電圧パルス
の立上りはダイオードＤ２を介して出力端子
OUTiに現われ、その立下がりはダイオードＤ１
を介して行なわれる。又書込パルスはトランジス
タＱ２がオフとなることによりトランジスタＱ１
がオンとなつてＶ１の電圧が出力端子OUTiに現
われ、既に印加された維持電圧パルスに重畳され
るものとなる。
の立上りはダイオードＤ２を介して出力端子
OUTiに現われ、その立下がりはダイオードＤ１
を介して行なわれる。又書込パルスはトランジス
タＱ２がオフとなることによりトランジスタＱ１
がオンとなつてＶ１の電圧が出力端子OUTiに現
われ、既に印加された維持電圧パルスに重畳され
るものとなる。
このような書込動作を行なう場合、ゲート入力
信号ＶGが“１”となり、入力情報dk，ilに従つ
たドライバが動作するものであり、例えばｄ１が
“１”、ｉ１，ｉ２が“１”であつたとすると、ト
ランジスタQdk１，Qi１，Qi２がオンとなるの
で、出力端子OUT１，OUT５にV1の電圧が現わ
れることになる。
信号ＶGが“１”となり、入力情報dk，ilに従つ
たドライバが動作するものであり、例えばｄ１が
“１”、ｉ１，ｉ２が“１”であつたとすると、ト
ランジスタQdk１，Qi１，Qi２がオンとなるの
で、出力端子OUT１，OUT５にV1の電圧が現わ
れることになる。
第３図は第２図と同一部分を同一符号で示すと
共にその一部をブロツク化して示すものであり、
電極対応の出力端子OUT１〜OUT８に関連して
示し、第３図のトランジスタQgは省略してい
る。ドライバ部DRV１〜DRV８は、それぞれト
ランジスタＱ１，Ｑ２、ダイオードＤ１〜Ｄ３か
ら構成され、このドライバ部の複数個を組とし
て、この実施例の場合は、４個のドライバ部を組
として、各組対応にデコーダ部DEC１〜DEC４
（DEC３，DEC４は図示せず）が設けられてい
る。
共にその一部をブロツク化して示すものであり、
電極対応の出力端子OUT１〜OUT８に関連して
示し、第３図のトランジスタQgは省略してい
る。ドライバ部DRV１〜DRV８は、それぞれト
ランジスタＱ１，Ｑ２、ダイオードＤ１〜Ｄ３か
ら構成され、このドライバ部の複数個を組とし
て、この実施例の場合は、４個のドライバ部を組
として、各組対応にデコーダ部DEC１〜DEC４
（DEC３，DEC４は図示せず）が設けられてい
る。
デコーダ部DEC１は、ドライバ部DRV１〜
DRV４の対応のトランジスタQd１１〜Qd１４と
それらのトランジスタQd１１〜Qd１４のエミツ
タに共通に接続されたデコーダ部選択トランジス
タQi１のコレクタが接続されている。デコーダ
部DEC２に於ても、ドライバ部DRV５〜DRV８
の対応のトランジスタQd２１〜Qd２４とそれら
のトランジスタQd２１〜Qd２４のエミツタに共
通に接続されたデコーダ部選択トランジスタQi
２のコレクタが接続されている。又各デコーダ部
のドライバ部対応のトランジスタQd１１〜Qd４
４（第２図にその一部のトランジスタQd１１，
Qd１４，Qd２１，Qd２４，Qd３１，Qd４１が
示されているが、デコーダ部は同一構成であるか
ら、他のトランジスタの図示を省略している。）
のベースは、対応するトランジスタ例えばQd１
１，Qd２１，Qd３１，Qd４１のベースをそれぞ
れ接続し、Qd１２，Qd２２，Qd３２，Qd４２
のベースをそれぞれ接続するものである。即ちト
ランジスタQdilのｌが同じトランジスタのベース
を接続して入力情報を加える端子とするものであ
る。このような構成を前述のように16本の電極対
応に集積回路化するものである。又この集積回路
をガス放電パネルのＸ、Ｙ電極数に対応してそれ
ぞれ設けるものである。
DRV４の対応のトランジスタQd１１〜Qd１４と
それらのトランジスタQd１１〜Qd１４のエミツ
タに共通に接続されたデコーダ部選択トランジス
タQi１のコレクタが接続されている。デコーダ
部DEC２に於ても、ドライバ部DRV５〜DRV８
の対応のトランジスタQd２１〜Qd２４とそれら
のトランジスタQd２１〜Qd２４のエミツタに共
通に接続されたデコーダ部選択トランジスタQi
２のコレクタが接続されている。又各デコーダ部
のドライバ部対応のトランジスタQd１１〜Qd４
４（第２図にその一部のトランジスタQd１１，
Qd１４，Qd２１，Qd２４，Qd３１，Qd４１が
示されているが、デコーダ部は同一構成であるか
ら、他のトランジスタの図示を省略している。）
のベースは、対応するトランジスタ例えばQd１
１，Qd２１，Qd３１，Qd４１のベースをそれぞ
れ接続し、Qd１２，Qd２２，Qd３２，Qd４２
のベースをそれぞれ接続するものである。即ちト
ランジスタQdilのｌが同じトランジスタのベース
を接続して入力情報を加える端子とするものであ
る。このような構成を前述のように16本の電極対
応に集積回路化するものである。又この集積回路
をガス放電パネルのＸ、Ｙ電極数に対応してそれ
ぞれ設けるものである。
第４図は動作説明図であり、各部の波形の一例
を示すものである。同図ａは書込パルスＶ１、
ｂ，ｃは維持電圧パルスＶ２，Ｖ３を示し、ゲー
ト入力信号Vgがｄに示すように“１”となる
と、トランジスタQg（第２図参照）がオンとな
り、又入力情報ｄ１，ｉ１が“１”となり、他の
ｄ２〜ｄ４，ｉ２〜ｉ４が“０”である（第４図
のｅ〜(1)参照）とすると、デコーダ部DEC１の
デコーダ部選択トランジスタQi１がオンとな
り、他のデコーダ部選択トランジスタQi２〜Qi
４はオフとなる。又デコーダ部DEC１のトラン
ジスタQd１１のみオンとなり、他のトランジス
タQd１２〜Qd４４はオフとなる。従つてドライ
バ部DRV１のトランジスタＱ２がオフとなり、
トランジスタＱ１はオンとなる。それにより書込
パルスＶ１が出力端子OUT１に出力されること
になる。
を示すものである。同図ａは書込パルスＶ１、
ｂ，ｃは維持電圧パルスＶ２，Ｖ３を示し、ゲー
ト入力信号Vgがｄに示すように“１”となる
と、トランジスタQg（第２図参照）がオンとな
り、又入力情報ｄ１，ｉ１が“１”となり、他の
ｄ２〜ｄ４，ｉ２〜ｉ４が“０”である（第４図
のｅ〜(1)参照）とすると、デコーダ部DEC１の
デコーダ部選択トランジスタQi１がオンとな
り、他のデコーダ部選択トランジスタQi２〜Qi
４はオフとなる。又デコーダ部DEC１のトラン
ジスタQd１１のみオンとなり、他のトランジス
タQd１２〜Qd４４はオフとなる。従つてドライ
バ部DRV１のトランジスタＱ２がオフとなり、
トランジスタＱ１はオンとなる。それにより書込
パルスＶ１が出力端子OUT１に出力されること
になる。
又維持電圧パルスＶ２，Ｖ３はダイオードＤ
２，Ｄ１を介して出力端子OUT１〜OUT１６
（第２図参照）に出力され、出力端子OUT１には
第４図のｍに示す波形が出力され、他の出力端子
OUT２〜OUT１６には第４図のｎに示す波形が
出力されることになる。即ち出力端子OUT１が
入力情報ｄ１〜ｄ４，ｉ１〜ｉ４により選択され
て書込パルスが出力されることになる。
２，Ｄ１を介して出力端子OUT１〜OUT１６
（第２図参照）に出力され、出力端子OUT１には
第４図のｍに示す波形が出力され、他の出力端子
OUT２〜OUT１６には第４図のｎに示す波形が
出力されることになる。即ち出力端子OUT１が
入力情報ｄ１〜ｄ４，ｉ１〜ｉ４により選択され
て書込パルスが出力されることになる。
なお書込パルスは、選択されたＸ、Ｙ電極の何
れか一方から放電開始電圧以上となる波高値のパ
ルスとして印加する場合や、選択されたＸ、Ｙ電
極に同時にパルスを印加して合成電圧が放電開始
電圧以上となるようにする場合等の手段を採用す
ることができるものである。又消去パルスは幅の
狭いパルスを書込パルスの代りに印加し、入力情
報により選択することにより、選択された放電点
の放電を消去することができる。
れか一方から放電開始電圧以上となる波高値のパ
ルスとして印加する場合や、選択されたＸ、Ｙ電
極に同時にパルスを印加して合成電圧が放電開始
電圧以上となるようにする場合等の手段を採用す
ることができるものである。又消去パルスは幅の
狭いパルスを書込パルスの代りに印加し、入力情
報により選択することにより、選択された放電点
の放電を消去することができる。
前述のように、16本の電極対応のドライバ部及
びデコーダ部を集積回路化した場合は、出力端子
ピンが16、入力情報端子ピンが４＋４＝８、パル
ス電圧端子ピンが３、電源端子ピンが２、ゲート
入力端子ピンが１の合計30本のピン数となる。こ
れに対して、従来例のように、16本の電極対応の
ドライバ部のみを集積回路化した場合は、デコー
ド機能がないので、38本のピンを必要とすること
になる。即ち本発明によれば、ピン数が前述の実
施例の場合、８本少なくてすむことになる。
びデコーダ部を集積回路化した場合は、出力端子
ピンが16、入力情報端子ピンが４＋４＝８、パル
ス電圧端子ピンが３、電源端子ピンが２、ゲート
入力端子ピンが１の合計30本のピン数となる。こ
れに対して、従来例のように、16本の電極対応の
ドライバ部のみを集積回路化した場合は、デコー
ド機能がないので、38本のピンを必要とすること
になる。即ち本発明によれば、ピン数が前述の実
施例の場合、８本少なくてすむことになる。
電極対応のドライバの構成は前述の実施例以外
の種々の構成を採用することができるものであ
り、又ピン数を更に多くし得る場合は更に多くの
電極対応のドラバを集積化することができるので
あり、例えば入力情報を８ビツトづつの構成とす
れば、48本のピン数で64本の電極対応のドライバ
を集積化することが可能となる。
の種々の構成を採用することができるものであ
り、又ピン数を更に多くし得る場合は更に多くの
電極対応のドラバを集積化することができるので
あり、例えば入力情報を８ビツトづつの構成とす
れば、48本のピン数で64本の電極対応のドライバ
を集積化することが可能となる。
以上説明したように、本発明は電極対応のドラ
イバを１個又は同時に複数個選択して書込、消去
動作を行なわせる場合のデコーダを前記ドライバ
と一体化したものであり、入力情報端子ピン数を
ｉ＋ｋとした場合、ｉ×ｋのドライバを任意に１
個選択し得るものとなり、且つ所定のグループ内
の複数個のドライバを同時に選択することも可能
となる。従つてピン数を減少し得ることにより集
積化が容易になる利点がある。
イバを１個又は同時に複数個選択して書込、消去
動作を行なわせる場合のデコーダを前記ドライバ
と一体化したものであり、入力情報端子ピン数を
ｉ＋ｋとした場合、ｉ×ｋのドライバを任意に１
個選択し得るものとなり、且つ所定のグループ内
の複数個のドライバを同時に選択することも可能
となる。従つてピン数を減少し得ることにより集
積化が容易になる利点がある。
第１図はガス放電パネルの周辺回路のブロツク
線図、第２図は本発明の実施例の要部回路図、第
３図は第２図の一部をブロツク化したブロツク線
図、第４図は動作説明図である。 PDPはガス放電パネル、DRVX，DRVYはドラ
イバ、SUSX，SUSYは共通維持電圧回路、
DECX，DECYはデコーダ、DRV１，DRV２はド
ライバ部、DEC１，DEC２はデコーダ部、OUT
１〜OUT１６は出力端子、Ｑ１，Ｑ２はドライ
バ部のトランジスタ、Ｄ１〜Ｄ３はダイオード、
Qdklはトランジスタ、Qilはデコーダ部選択トラ
ンジスタである。
線図、第２図は本発明の実施例の要部回路図、第
３図は第２図の一部をブロツク化したブロツク線
図、第４図は動作説明図である。 PDPはガス放電パネル、DRVX，DRVYはドラ
イバ、SUSX，SUSYは共通維持電圧回路、
DECX，DECYはデコーダ、DRV１，DRV２はド
ライバ部、DEC１，DEC２はデコーダ部、OUT
１〜OUT１６は出力端子、Ｑ１，Ｑ２はドライ
バ部のトランジスタ、Ｄ１〜Ｄ３はダイオード、
Qdklはトランジスタ、Qilはデコーダ部選択トラ
ンジスタである。
Claims (1)
- １ それぞれＸ、Ｙ方向に直交して配置された
Ｘ、Ｙ電極を有するガス放電パネルの前記電極対
応に設けられたドライバ部と、該ドライバ部の複
数個を組として各組対応に設けられたデコーダ部
とを備え、前記ドライバ部は、前記電極に維持電
圧パルスを印加する為の第１及び第２のダイオー
ドと、エミツタが前記電極に接続され、コレクタ
が書込又は消去用の電圧電源に接続された第１の
トランジスタと、該第１のトランジスタのベース
にコレクタが接続され、エミツタが接地され、ベ
ースに前記デコーダ部の出力が加えられる第２の
トランジスタと、前記第１のトランジスタのエミ
ツタとベースとの間に接続された第３のダイオー
ドとから構成され、前記デコーダ部は、前記ドラ
イバ部の第２のトランジスタのベースにコレクタ
が接続され、エミツタが共通に接続された第３の
トランジスタと、該第３のトランジスタの共通接
続されたエミツタにコレクタが接続され、エミツ
タが接地された第４のトランジスタとから構成さ
れ、各デコーダ部のそれぞれ対応する第３のトラ
ンジスタのベースが共通に接続され、入力情報を
該ベース及び前記第４のトランジスタのベースに
加えられる構成としたことを特徴とするガス放電
パネルの駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15913475A JPS5282024A (en) | 1975-12-27 | 1975-12-27 | Drive circuit of gas discharging panel |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15913475A JPS5282024A (en) | 1975-12-27 | 1975-12-27 | Drive circuit of gas discharging panel |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5282024A JPS5282024A (en) | 1977-07-08 |
| JPS6113596B2 true JPS6113596B2 (ja) | 1986-04-14 |
Family
ID=15686980
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15913475A Granted JPS5282024A (en) | 1975-12-27 | 1975-12-27 | Drive circuit of gas discharging panel |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5282024A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6159489A (ja) * | 1984-08-31 | 1986-03-26 | 富士通株式会社 | Ａｃ形プラズマ・デイスプレイ・パネルの駆動方式 |
-
1975
- 1975-12-27 JP JP15913475A patent/JPS5282024A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5282024A (en) | 1977-07-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4315259A (en) | System for operating a display panel having memory | |
| JPH1173156A (ja) | プラズマディスプレイパネルの駆動装置 | |
| US4200822A (en) | MOS Circuit for generating a square wave form | |
| JPS6119999B2 (ja) | ||
| US3754230A (en) | Plasma display system | |
| JPS6113596B2 (ja) | ||
| US3771016A (en) | Method for driving a plasma display panel | |
| US6525703B1 (en) | Method for controlling the addressing of an AC plasma display panel | |
| US7122968B2 (en) | Control circuit drive circuit for a plasma panel | |
| JPS601633B2 (ja) | ガス放電パネルの駆動方式 | |
| JPS6113597B2 (ja) | ||
| US3894506A (en) | Plasma display panel drive apparatus | |
| US4100461A (en) | Driving circuit for a gas discharge display panel | |
| JPS6167094A (ja) | ガス放電パネルの駆動方法 | |
| US6853146B2 (en) | Method and circuit for controlling a plasma panel | |
| JPS59181393A (ja) | ガス放電パネルの駆動方法 | |
| JPS6311680B2 (ja) | ||
| JPS5924891A (ja) | 放電表示板の駆動方式 | |
| US6034654A (en) | Method for the control of an image display screen using the principle of the modulation of duration of light emission and display device implementing the method | |
| JP2980132B2 (ja) | ガス放電表示駆動回路 | |
| US4149112A (en) | System for controlling a self-shift type gas discharge display device | |
| JPS6113598B2 (ja) | ||
| JPS6335035B2 (ja) | ||
| JP2761125B2 (ja) | 放電型パネル駆動方法 | |
| JPS6012637B2 (ja) | ガス放電パネルの駆動方式 |