JPS601633B2 - ガス放電パネルの駆動方式 - Google Patents
ガス放電パネルの駆動方式Info
- Publication number
- JPS601633B2 JPS601633B2 JP50040957A JP4095775A JPS601633B2 JP S601633 B2 JPS601633 B2 JP S601633B2 JP 50040957 A JP50040957 A JP 50040957A JP 4095775 A JP4095775 A JP 4095775A JP S601633 B2 JPS601633 B2 JP S601633B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- pulse
- electrode
- switching element
- gas discharge
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
【発明の詳細な説明】
本発明はガス放電パネルの駆動方式、特に回路の共用化
部分を多くして経済化を図ったガス放電パネルの駆動方
式に関するものである。
部分を多くして経済化を図ったガス放電パネルの駆動方
式に関するものである。
プラズマ・ディスプレイ・パネルとして知られているガ
ス放電パネルは、対向或は隣接する電極間に正負の極性
の維持電圧パルスを印加し、放電電圧以上となるような
書込パルスを印加することにより電極間に放電を発生さ
せ、電極上を被覆している誘電体層によって形成される
壁電圧を利用して記憶並びに表示を行なわせることがで
き、又その壁電圧を消滅させる消去パルスを印加するこ
とにより、書込パルスによって書込んだ内容の消去、即
ち放電の継続を停止させることができるものである。
ス放電パネルは、対向或は隣接する電極間に正負の極性
の維持電圧パルスを印加し、放電電圧以上となるような
書込パルスを印加することにより電極間に放電を発生さ
せ、電極上を被覆している誘電体層によって形成される
壁電圧を利用して記憶並びに表示を行なわせることがで
き、又その壁電圧を消滅させる消去パルスを印加するこ
とにより、書込パルスによって書込んだ内容の消去、即
ち放電の継続を停止させることができるものである。
このように維持電圧パルス、書込パルス及び消去パルス
を印加する為には、それぞれに対応した回路を設けるの
が一般的であり、ガス放電パネルの電極に対しては、各
回路は例えば抵抗ダイオード・マトリックス回路で接続
されている。
を印加する為には、それぞれに対応した回路を設けるの
が一般的であり、ガス放電パネルの電極に対しては、各
回路は例えば抵抗ダイオード・マトリックス回路で接続
されている。
第１図は従来の駆動回路の要部を示すもので、ＰＤＰは
電極ｘｌ〜ｘ４，ｙｌ〜ｙ４を有するガス放電パネル、
ＱＩ〜Ｑ８ｂはトランジスタ、十Ｖｓは維持電圧、十Ｖ
ｗ，一Ｖｗは書込電圧である。維持電圧パルスは全電極
に印加されるものであり、トランジスタＱ１，Ｑ４をオ
ンとすることにより、電極ｙｌ〜ｙ４が接地され、電極
ｘｌ〜ｘ４に十Ｖｓの電圧が印加され、次にトランジス
タＱＩがオフでトランジスタＱ２がオンとなって電極間
の静電容量に蓄積された電荷がトランジスタＱ２，Ｑ４
を介して放電し、次にトランジスタＱ４がオフでトラン
ジスタＱ３がオンとなって、電極ｙｌ〜ｙ４に十Ｖｓの
電圧が印加され、次にトランジスタＱ３がオフでトラン
ジスタＱ４がオンとなって、トランジスタＱ２，Ｑ４を
介して電極間に充電された電荷が放電する。これを繰返
すことによって、電極ｘｌ〜ｘ４，ｙ１〜ｙ４の対向交
点の放電点に維持電圧パルスが印加される。又電極ｘｌ
，ｙｌの対向交点の放電点に書込パルスを印加する場合
、トランジスタＱ５ａ，Ｑ６ｂ，Ｑ７ａ，Ｑ８ｂがオン
となって、電極ｘｌに−Ｖｗ、電極ｙｌに十Ｖｗの電圧
が印加され、前記放電点に対してのみ２Ｖｗの電圧が印
加され、この２Ｖｗの電圧を放電開始電圧以上に選定す
ることにより、選択した放電点への書込みが行なわれる
。
電極ｘｌ〜ｘ４，ｙｌ〜ｙ４を有するガス放電パネル、
ＱＩ〜Ｑ８ｂはトランジスタ、十Ｖｓは維持電圧、十Ｖ
ｗ，一Ｖｗは書込電圧である。維持電圧パルスは全電極
に印加されるものであり、トランジスタＱ１，Ｑ４をオ
ンとすることにより、電極ｙｌ〜ｙ４が接地され、電極
ｘｌ〜ｘ４に十Ｖｓの電圧が印加され、次にトランジス
タＱＩがオフでトランジスタＱ２がオンとなって電極間
の静電容量に蓄積された電荷がトランジスタＱ２，Ｑ４
を介して放電し、次にトランジスタＱ４がオフでトラン
ジスタＱ３がオンとなって、電極ｙｌ〜ｙ４に十Ｖｓの
電圧が印加され、次にトランジスタＱ３がオフでトラン
ジスタＱ４がオンとなって、トランジスタＱ２，Ｑ４を
介して電極間に充電された電荷が放電する。これを繰返
すことによって、電極ｘｌ〜ｘ４，ｙ１〜ｙ４の対向交
点の放電点に維持電圧パルスが印加される。又電極ｘｌ
，ｙｌの対向交点の放電点に書込パルスを印加する場合
、トランジスタＱ５ａ，Ｑ６ｂ，Ｑ７ａ，Ｑ８ｂがオン
となって、電極ｘｌに−Ｖｗ、電極ｙｌに十Ｖｗの電圧
が印加され、前記放電点に対してのみ２Ｖｗの電圧が印
加され、この２Ｖｗの電圧を放電開始電圧以上に選定す
ることにより、選択した放電点への書込みが行なわれる
。
前述の如く、維持電圧パルスと書込パルスとを印加する
為に、抵抗とダイオードとからなるマトリックス回路が
設けられており、且つ選択放電点にのみ書込パルスが印
加されるように、複数個のトランジスタが設けられてい
るものである。
為に、抵抗とダイオードとからなるマトリックス回路が
設けられており、且つ選択放電点にのみ書込パルスが印
加されるように、複数個のトランジスタが設けられてい
るものである。
本発明は、前述の如き従来の駆動回路を簡単化し得る駆
動方式を提供することを目的とし、更に駆動波形制御に
より確実な動作を行なわせることも目的とするものであ
る。以下実施例について詳細に説明する。第２図は本発
明の一実施例の要部の回路を示すものであって、第１図
と同一符号は同一部分を表わすものである。
動方式を提供することを目的とし、更に駆動波形制御に
より確実な動作を行なわせることも目的とするものであ
る。以下実施例について詳細に説明する。第２図は本発
明の一実施例の要部の回路を示すものであって、第１図
と同一符号は同一部分を表わすものである。
この実施例はガス放電パネルＰＤＰのＹ側の電極郎ち電
極ｙｌ〜ｙ４にトランジスタＱ９ａ〜ＱＩ０ｄを接続し
、維持電圧パルス、書込パルス及び消去パルスをトラン
ジスタＱ９ａ〜ＱＩ０ｄの動作タイミング及び動作期間
によって発生させるものである。維持電圧パルスについ
ては、Ｘ側の電極ｘｌ〜ｘ４に於いては従来例と同様で
あり、又Ｙ側の電極ｙｌ〜ｙ４に於いては、従来例の電
圧印加用のトランジスタＱ３にトランジスタＱ９ａ〜Ｑ
９ｄが対応し、従来例のクランプ用のトランジスタＱ４
にトランジスタＱＩＯａ〜ＱＩ０ｄが対応するものとな
る。
極ｙｌ〜ｙ４にトランジスタＱ９ａ〜ＱＩ０ｄを接続し
、維持電圧パルス、書込パルス及び消去パルスをトラン
ジスタＱ９ａ〜ＱＩ０ｄの動作タイミング及び動作期間
によって発生させるものである。維持電圧パルスについ
ては、Ｘ側の電極ｘｌ〜ｘ４に於いては従来例と同様で
あり、又Ｙ側の電極ｙｌ〜ｙ４に於いては、従来例の電
圧印加用のトランジスタＱ３にトランジスタＱ９ａ〜Ｑ
９ｄが対応し、従来例のクランプ用のトランジスタＱ４
にトランジスタＱＩＯａ〜ＱＩ０ｄが対応するものとな
る。
即ちトランジスタＱ１，ＱＩ０ａ〜ＱＩ０ｄがオンとな
って電極ｘｌ〜ｘ４に十Ｖｓの電圧が印加され、次にト
ランジスタＱＩがオフ、トランジスタＱ２がオンとなっ
て、トランジスタＱ２，ＱＩ０ａ〜ＱＩ０ｄを介して電
極間の充電電荷が放電し、次にトランジスタＱＩ０ａ〜
ＱＩ０ｄがオフ、トランジスタＱ９ａ〜Ｑ９ｄがオンと
なって電極ｙｌ〜ｙ４１こ電圧Ｖｓが印加され、次にト
ランジスタＱ９ａ〜Ｑ９ｄがオフ、トランジスタＱＩ０
ａ〜ＱＩ０ｄがオンとなって、トランジスタＱ２，ＱＩ
Ｏａ〜ＱＩ０ｄを介して電極間の充電電荷が放電し、こ
れを繰返すことによって、放電点には正負の極性の維持
電圧が印加されることになる。又電極ｘｌ，ｙｌの対向
交点の放電点に書込パルスを印加する場合、トランジス
タＱ５ａ，Ｑ６ｂ，Ｑ９ａをオンとして選択放電点に（
Ｖｓ＋Ｖｗ，）の電圧を印加する。
って電極ｘｌ〜ｘ４に十Ｖｓの電圧が印加され、次にト
ランジスタＱＩがオフ、トランジスタＱ２がオンとなっ
て、トランジスタＱ２，ＱＩ０ａ〜ＱＩ０ｄを介して電
極間の充電電荷が放電し、次にトランジスタＱＩ０ａ〜
ＱＩ０ｄがオフ、トランジスタＱ９ａ〜Ｑ９ｄがオンと
なって電極ｙｌ〜ｙ４１こ電圧Ｖｓが印加され、次にト
ランジスタＱ９ａ〜Ｑ９ｄがオフ、トランジスタＱＩ０
ａ〜ＱＩ０ｄがオンとなって、トランジスタＱ２，ＱＩ
Ｏａ〜ＱＩ０ｄを介して電極間の充電電荷が放電し、こ
れを繰返すことによって、放電点には正負の極性の維持
電圧が印加されることになる。又電極ｘｌ，ｙｌの対向
交点の放電点に書込パルスを印加する場合、トランジス
タＱ５ａ，Ｑ６ｂ，Ｑ９ａをオンとして選択放電点に（
Ｖｓ＋Ｖｗ，）の電圧を印加する。
この電圧を放電開始電圧以上となるように選定すること
により、選択放電点に書込むことができる。又前記選択
放電点に消去パルスを印加する場合は、トランジスタＱ
２，，Ｑ９ａをオンとして電極ｙｌ‘こ電圧Ｖｓを印加
した後、トランジスタＱ９ａをオフ、トランジスタＱＩ
０ａをオンとすることにより、パルス幅の狭い消去パル
スが印加されることになり、それによって選択放電点の
壁電圧が消滅して、書込内容の消去が行なわれる。
により、選択放電点に書込むことができる。又前記選択
放電点に消去パルスを印加する場合は、トランジスタＱ
２，，Ｑ９ａをオンとして電極ｙｌ‘こ電圧Ｖｓを印加
した後、トランジスタＱ９ａをオフ、トランジスタＱＩ
０ａをオンとすることにより、パルス幅の狭い消去パル
スが印加されることになり、それによって選択放電点の
壁電圧が消滅して、書込内容の消去が行なわれる。
前述の如く、本発明は電極ｙｌ〜ｙ４対応のドライバを
設けたことに相当し、そのドライバのタイミング及び動
作時間の制御により、ガス放電パネルの電極に維持電圧
パルス、書込パルス及び消去パルスも印加することがで
きるので、従来例に比較して著しく回路構成が簡単にな
る利点がある。第３図はガス放電パネルのＹ側の駆動回
路を示し、ガス放電パネルのＹ側の電極ｙｌ〜ｙ４が４
本の例についてのものであるから、アドレス信号ａ０，
ａｌは２ビット構成であり、デコーダＤＥＣによってデ
コードされる。
設けたことに相当し、そのドライバのタイミング及び動
作時間の制御により、ガス放電パネルの電極に維持電圧
パルス、書込パルス及び消去パルスも印加することがで
きるので、従来例に比較して著しく回路構成が簡単にな
る利点がある。第３図はガス放電パネルのＹ側の駆動回
路を示し、ガス放電パネルのＹ側の電極ｙｌ〜ｙ４が４
本の例についてのものであるから、アドレス信号ａ０，
ａｌは２ビット構成であり、デコーダＤＥＣによってデ
コードされる。
又ｓｕは維持電圧パルスの立上りのタイミングの信号、
ｓｄは立下りのタイミングの信号、ｗｕは書込パルスの
立上りのタイミングの信号、ｗｄは立下りのタイミング
の信号、ｅｕは消去パルスの立上りのタィミングーの信
号、ｅｄは立下りのタイミングの信号ｗは書込モード信
号、ｅは消去モード信号、ＶｃｃはトランジスタＱ９ａ
〜ＱＩ０ｄのベースのバイアス電圧、ｍＶはインバータ
、ＡＮＤはアンド回路、ＮＯＲはノア回路、ＯＲはオア
回路である。デコーダＤＥＣの出力信号はアドレス信号
ａｏ，ａｌが加わらないとき、総て“１”であるとする
もので、書込モード信号ｗ及び消去モード信号ｅが“０
”の場合、信号ｓｕによってトランジスタＱ９ａ〜Ｑ９
ｄがオンとなり、又信号ｓｄによってトランジスタＱＩ
０ａ〜ＱＩ０ｄがオンとなって維持電圧パルスが前述の
如く印加されることになる。又アドレス信号ａｏ，ａ１
をデコーダＤＥＣでデコードし、図示の如く、“１０１
ｒとなったとすると、書込モード信号ｗが“１”で且つ
信号ｗｕが‘‘１”となったとき、トランジスタＱ９ｂ
がオンとなって電極ｙ２に電圧（第２の書込電圧）Ｖｓ
が印加され、同時に×側の選択された電極に−Ｖｗ，の
電圧（第１の書込電圧）が印加されるので、選択放電点
には、前述の如く（Ｖｓ＋Ｖｗ．）の電圧が印加され書
込パルスの立上りとなる。
ｓｄは立下りのタイミングの信号、ｗｕは書込パルスの
立上りのタイミングの信号、ｗｄは立下りのタイミング
の信号、ｅｕは消去パルスの立上りのタィミングーの信
号、ｅｄは立下りのタイミングの信号ｗは書込モード信
号、ｅは消去モード信号、ＶｃｃはトランジスタＱ９ａ
〜ＱＩ０ｄのベースのバイアス電圧、ｍＶはインバータ
、ＡＮＤはアンド回路、ＮＯＲはノア回路、ＯＲはオア
回路である。デコーダＤＥＣの出力信号はアドレス信号
ａｏ，ａｌが加わらないとき、総て“１”であるとする
もので、書込モード信号ｗ及び消去モード信号ｅが“０
”の場合、信号ｓｕによってトランジスタＱ９ａ〜Ｑ９
ｄがオンとなり、又信号ｓｄによってトランジスタＱＩ
０ａ〜ＱＩ０ｄがオンとなって維持電圧パルスが前述の
如く印加されることになる。又アドレス信号ａｏ，ａ１
をデコーダＤＥＣでデコードし、図示の如く、“１０１
ｒとなったとすると、書込モード信号ｗが“１”で且つ
信号ｗｕが‘‘１”となったとき、トランジスタＱ９ｂ
がオンとなって電極ｙ２に電圧（第２の書込電圧）Ｖｓ
が印加され、同時に×側の選択された電極に−Ｖｗ，の
電圧（第１の書込電圧）が印加されるので、選択放電点
には、前述の如く（Ｖｓ＋Ｖｗ．）の電圧が印加され書
込パルスの立上りとなる。
次に信号ｗｄが“１”となるので、トランジスタＱＩ０
ｂがオンとなり、電極間の充電電荷が放電して、書込パ
ルスの立下りとなる。又消去モード信号ｅが“１”とな
り、且つ信号ｅｕが“１”となることにより、前述と同
様に選択放電点にＶｓの電圧が印加されて消去パルスの
立上りとなるが、信号ｅｕの次に直ちに信号ｅｄが加え
られるので、消去パルスの立下りとなり、パルス幅の狭
い消去パルスが印加されることになる。
ｂがオンとなり、電極間の充電電荷が放電して、書込パ
ルスの立下りとなる。又消去モード信号ｅが“１”とな
り、且つ信号ｅｕが“１”となることにより、前述と同
様に選択放電点にＶｓの電圧が印加されて消去パルスの
立上りとなるが、信号ｅｕの次に直ちに信号ｅｄが加え
られるので、消去パルスの立下りとなり、パルス幅の狭
い消去パルスが印加されることになる。
第４図は本発明の他の実施例の要部を示すもので、維持
電圧パルスの立上りは急峻であることが望ましいが、書
込パルスの立上りは比較的緩いことが望ましいものであ
る。
電圧パルスの立上りは急峻であることが望ましいが、書
込パルスの立上りは比較的緩いことが望ましいものであ
る。
このような要望を満足させるのがこの実施例であり、第
３図と同一符号は同一部分を示し、Ｑ９，ＱＩ０，ｙは
それぞれトランジスタＱ９ａ〜Ｑ９ｄ，ＱＩ０ａ〜ＱＩ
０ｄ，ｙｌ〜ｙ４を代表して示すものであり、又ａｄ，
ａｄはアドレス信号、ａ，ｂは区間信号、ＮＡＮＤはナ
ンド回路である。第５図は動作説明図であり、第４図に
於ける信号と同一符号はその信号の波形の一例を示し、
Ｖａは放電点に印加される電圧波形を示すものである。
３図と同一符号は同一部分を示し、Ｑ９，ＱＩ０，ｙは
それぞれトランジスタＱ９ａ〜Ｑ９ｄ，ＱＩ０ａ〜ＱＩ
０ｄ，ｙｌ〜ｙ４を代表して示すものであり、又ａｄ，
ａｄはアドレス信号、ａ，ｂは区間信号、ＮＡＮＤはナ
ンド回路である。第５図は動作説明図であり、第４図に
於ける信号と同一符号はその信号の波形の一例を示し、
Ｖａは放電点に印加される電圧波形を示すものである。
又ＳＵＳは維持電圧パルスのみ印加する表示期間、Ｅは
消去期間、Ｗは書込期間を示すものである。アドレス信
号ａｄが“０”の場合、信号ｓｕが“１”となると、ノ
ア回路ＮＯＲの出力が“０”となつてトランジスタＱ９
がオンとなり、電極ｙに十Ｖｓの電圧が印加され、信号
ｓｄが“１”となると、トランジスタＱＩＯがオンとな
って電極ｙが接地される。従って表示期間ＳＵＳに於け
る電圧Ｖａの負極性で示すパルスが放電点に印加される
ことになる。なお×側の電極に対しても同様に前記信号
ｓｕ，ｓｄと位相の異なる信号が加えられることにより
、電圧Ｖａの正極性で示すパルスが放電点に印加される
ことになる。又放電点を選択する為のアドレス信号ａｄ
が“１”となり、且つ消去モード信号ｅが“１”となっ
て信号ｓｕと同一のタイミングで信号ｅｕも“１”とな
ると、ノア回路ＮＯＲの出力が“０”となるので、トラ
ンジスタＱ９がオンとなり、電極ｙに十Ｖｓの電圧が印
加される。
消去期間、Ｗは書込期間を示すものである。アドレス信
号ａｄが“０”の場合、信号ｓｕが“１”となると、ノ
ア回路ＮＯＲの出力が“０”となつてトランジスタＱ９
がオンとなり、電極ｙに十Ｖｓの電圧が印加され、信号
ｓｄが“１”となると、トランジスタＱＩＯがオンとな
って電極ｙが接地される。従って表示期間ＳＵＳに於け
る電圧Ｖａの負極性で示すパルスが放電点に印加される
ことになる。なお×側の電極に対しても同様に前記信号
ｓｕ，ｓｄと位相の異なる信号が加えられることにより
、電圧Ｖａの正極性で示すパルスが放電点に印加される
ことになる。又放電点を選択する為のアドレス信号ａｄ
が“１”となり、且つ消去モード信号ｅが“１”となっ
て信号ｓｕと同一のタイミングで信号ｅｕも“１”とな
ると、ノア回路ＮＯＲの出力が“０”となるので、トラ
ンジスタＱ９がオンとなり、電極ｙに十Ｖｓの電圧が印
加される。
このとき第３図からも判るようにＹ側の電極に総て十Ｖ
ｓの電圧が印加されることになる。次に信号ｅｄが“１
”となることによりトランジスタＱＩＯがオンとなって
電極ｙが援地されるが、これは第３図に示すむように、
選択された電極に対してのみであり、他の非選択電極は
信号ｓｄのタイミングに於いて接地されることになる。
従って選択電極には消去期間Ｅ内に於いてＴｅのパルス
幅の消去パルスが印加され、非選択電極にはＴｓのパル
ス幅の維持電圧パルスが点線で示すように印加される。
即ち選択された電極上の放電点の消去が行なわれる。又
アドレス信号ａｄが“１”、書込モード信号ｗが“１’
’となり、且つ信号ｗｕが信号ｓｕと同一タイミングで
“１”となると、図示しないフリツプフロプ等からなる
区分信号発生回路では、区分信号ａを“１”とし、次の
信号ｓｄと同一タイミングの信号ｗｄの立下り時点で区
分信号ａを“０”とし、次の信号ｗＮもこより区分信号
ｂを“１”とし、次の信号ｗｄにより区分信号ｂを“０
”とする。従って信号ａｄ，ｗｕ，ｗ，ａが“１”であ
るときノア回路ＮＯＲの出力が“０”となってトランジ
スタＱＳがオンとなる。このときは信号Ｓｕも“１”と
なるので、Ｙ側の全電極に十Ｖｓの電圧が印加され、次
に信号ｓｄ，ｗｄが“１”となることによりＹ側の全電
極が接地される。２番目の信号側が“１”となると、区
分信号ｂが“１”となるので、信号ａｄ，ｗ，ｗｕ，ｂ
が“１”である条件によりナソド回路ＮＡＮＤの出力が
“０’’となり、トランジスタＱ９のベース電流は、ノ
ア回路ＮＯＲの出力が‘‘０”になった場合より抵抗Ｒ
による制限を受けて、電極ｙに印加される電圧（第２の
書込電圧）の立上りが緩いものとなる。
ｓの電圧が印加されることになる。次に信号ｅｄが“１
”となることによりトランジスタＱＩＯがオンとなって
電極ｙが援地されるが、これは第３図に示すむように、
選択された電極に対してのみであり、他の非選択電極は
信号ｓｄのタイミングに於いて接地されることになる。
従って選択電極には消去期間Ｅ内に於いてＴｅのパルス
幅の消去パルスが印加され、非選択電極にはＴｓのパル
ス幅の維持電圧パルスが点線で示すように印加される。
即ち選択された電極上の放電点の消去が行なわれる。又
アドレス信号ａｄが“１”、書込モード信号ｗが“１’
’となり、且つ信号ｗｕが信号ｓｕと同一タイミングで
“１”となると、図示しないフリツプフロプ等からなる
区分信号発生回路では、区分信号ａを“１”とし、次の
信号ｓｄと同一タイミングの信号ｗｄの立下り時点で区
分信号ａを“０”とし、次の信号ｗＮもこより区分信号
ｂを“１”とし、次の信号ｗｄにより区分信号ｂを“０
”とする。従って信号ａｄ，ｗｕ，ｗ，ａが“１”であ
るときノア回路ＮＯＲの出力が“０”となってトランジ
スタＱＳがオンとなる。このときは信号Ｓｕも“１”と
なるので、Ｙ側の全電極に十Ｖｓの電圧が印加され、次
に信号ｓｄ，ｗｄが“１”となることによりＹ側の全電
極が接地される。２番目の信号側が“１”となると、区
分信号ｂが“１”となるので、信号ａｄ，ｗ，ｗｕ，ｂ
が“１”である条件によりナソド回路ＮＡＮＤの出力が
“０’’となり、トランジスタＱ９のベース電流は、ノ
ア回路ＮＯＲの出力が‘‘０”になった場合より抵抗Ｒ
による制限を受けて、電極ｙに印加される電圧（第２の
書込電圧）の立上りが緩いものとなる。
そして２番目の信号ｗｄが“１”となることによりトラ
ンジスタＱＩＯがオンとなって電極ｙが接地される。こ
の立上りの緩いパルスは、信号ｓｕ，ｓｄが“０”のと
きのものであるから選択電極にのみ印加され、且つ×側
の選択電極には第２図に示すように−Ｖｗ，の電圧（第
１の書込電圧）が印加されるので、このＸ側の選択電極
に印加されるパルスを第１の書込パルスＸＰとし、Ｙ側
の選択電極に印加されるパルスを第２の書込パルスＹＰ
とすると、第５図の書込期間Ｗに於ける書込パルスが選
択放電点に印加されることになり、抵抗Ｒによりトラン
ジスタＱ９のベース電流の制限が行なわれることによっ
て実線で示す立上りの緩い書込パルスがＥ肋ロされるこ
とになる。前述の如く電極対応のドライバの駆動時間制
御により消去パルスが選択電極に印加され、又パルスの
立上り日寺間制御により書込パルスが、選択放電点に対
する書込条件を満足するように印加されることになる。
前述の電圧印加用のトランジスタＱ９，Ｑ９ａ〜Ｑ９ｄ
及びクランプ用のトランジスタＱＩ０，ＱＩ０ａ〜ＱＩ
０ｄは、他のスイッチング素子とすることも可能であり
、又書込パルスの印加時点に於いて、Ｘ、Ｙ側の選択電
極にそれぞれ印加する電圧の立上りが緩くなるように制
御することもできる。
ンジスタＱＩＯがオンとなって電極ｙが接地される。こ
の立上りの緩いパルスは、信号ｓｕ，ｓｄが“０”のと
きのものであるから選択電極にのみ印加され、且つ×側
の選択電極には第２図に示すように−Ｖｗ，の電圧（第
１の書込電圧）が印加されるので、このＸ側の選択電極
に印加されるパルスを第１の書込パルスＸＰとし、Ｙ側
の選択電極に印加されるパルスを第２の書込パルスＹＰ
とすると、第５図の書込期間Ｗに於ける書込パルスが選
択放電点に印加されることになり、抵抗Ｒによりトラン
ジスタＱ９のベース電流の制限が行なわれることによっ
て実線で示す立上りの緩い書込パルスがＥ肋ロされるこ
とになる。前述の如く電極対応のドライバの駆動時間制
御により消去パルスが選択電極に印加され、又パルスの
立上り日寺間制御により書込パルスが、選択放電点に対
する書込条件を満足するように印加されることになる。
前述の電圧印加用のトランジスタＱ９，Ｑ９ａ〜Ｑ９ｄ
及びクランプ用のトランジスタＱＩ０，ＱＩ０ａ〜ＱＩ
０ｄは、他のスイッチング素子とすることも可能であり
、又書込パルスの印加時点に於いて、Ｘ、Ｙ側の選択電
極にそれぞれ印加する電圧の立上りが緩くなるように制
御することもできる。
以上説明したように、本発明は、電極対応に電極印加用
及びクランプ用のトランジスタ等のスイッチング素子を
接続したものであるから、抵抗ダィオ−ド・マトリック
ス回路を省略することができて回路構成が簡単になり、
それらのスイッチング素子の動作タイミング制御により
維持電圧パルス及びパルス幅の狭い消去パルスを印加す
ることができ、又書込パルスの一部を形成する第２の書
込パルスを印加することができるものである。
及びクランプ用のトランジスタ等のスイッチング素子を
接続したものであるから、抵抗ダィオ−ド・マトリック
ス回路を省略することができて回路構成が簡単になり、
それらのスイッチング素子の動作タイミング制御により
維持電圧パルス及びパルス幅の狭い消去パルスを印加す
ることができ、又書込パルスの一部を形成する第２の書
込パルスを印加することができるものである。
又この第２の書込パルスの立上りを緩くするように電圧
印加用のスイッチング素子の入力条件を切換えることに
より、動作マージンを拡大することができるものである
。
印加用のスイッチング素子の入力条件を切換えることに
より、動作マージンを拡大することができるものである
。
【図面の簡単な説明】
第１図は従来のガス放電パネルの要部駆動回路、第２図
は本発明の一実施例の要部駆動回路、第３図はＹ側の駆
動回路、第４図は本発明の他の実施例のＹ側の要部駆動
回路、第５図はその動作説明波形図である。 ＰＤＰはガス放電パネル、ｘｌ〜ｘ４，ｙ，ｙｌ〜ｙ４
は電極、Ｑ９，Ｑ９ａ〜Ｑ９ｄは電圧印加用のトランジ
スタ、ＱＩ０，ＱＩ０ａ〜ＱＩ０ｄはクランプ用のトラ
ンジスタである。 オ１図 才２図 汁４図 才３図 オＳ図
は本発明の一実施例の要部駆動回路、第３図はＹ側の駆
動回路、第４図は本発明の他の実施例のＹ側の要部駆動
回路、第５図はその動作説明波形図である。 ＰＤＰはガス放電パネル、ｘｌ〜ｘ４，ｙ，ｙｌ〜ｙ４
は電極、Ｑ９，Ｑ９ａ〜Ｑ９ｄは電圧印加用のトランジ
スタ、ＱＩ０，ＱＩ０ａ〜ＱＩ０ｄはクランプ用のトラ
ンジスタである。 オ１図 才２図 汁４図 才３図 オＳ図
Claims (1)
- 【特許請求の範囲】 １ 正負の極性の維持電圧パルスを各放電点に印加する
ガス放電パネルに於いて、該ガス放電パネルのＸ電極、
Ｙ電極の何れか一方の電極対応に維持電圧印加用のスイ
ツチング素子と、クランプ用のスイツチング素子とを接
続し、表示期間には前記維持電圧印加用スイツチング素
子とクランプ用スイツチング素子とをそれぞれ異なる所
定のタイミングで且つ周期的に動作させて前記電極に維
持電圧パルスを周期的に印加し、消去期間には前記維持
電圧印加用スイツチング素子とクランプ用スイツチング
素子とを前記維持電圧パルスを発生させるタイミングよ
りも短いタイミングで動作させて前記電極に幅の狭い消
去パルスを印加し、書込期間には当該電極と対向した他
方の電極に第１の書込パルスが印加されるタイミングに
同期して前記維持電圧印加用スイツチング素子とクラン
プ用スイツチング素子とを順次動作させることにより前
記電極に第２の書込パルスを印加することを特徴とする
ガス放電パネルの駆動方式。 ２ 前記維持電圧印加用のスイツチング素子に対する入
力条件を表示期間と書込期間とにより切換えて、書込期
間に於いては、前記維持電圧印加用のスイツチング素子
により印加電圧の立上りを緩くなるように制御すること
を特徴とする前記特許請求の範囲第１項記載のガス放電
パネルの駆動方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP50040957A JPS601633B2 (ja) | 1975-04-03 | 1975-04-03 | ガス放電パネルの駆動方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP50040957A JPS601633B2 (ja) | 1975-04-03 | 1975-04-03 | ガス放電パネルの駆動方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS51115734A JPS51115734A (en) | 1976-10-12 |
| JPS601633B2 true JPS601633B2 (ja) | 1985-01-16 |
Family
ID=12594959
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP50040957A Expired JPS601633B2 (ja) | 1975-04-03 | 1975-04-03 | ガス放電パネルの駆動方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS601633B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0516021Y2 (ja) * | 1985-03-29 | 1993-04-27 | ||
| DE102019131796A1 (de) | 2018-11-26 | 2020-05-28 | Okuma Corporation | Numerische Steuervorrichtung |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5683792A (en) * | 1979-12-11 | 1981-07-08 | Fujitsu Ltd | Gas discharge panel |
| US4570159A (en) * | 1982-08-09 | 1986-02-11 | International Business Machines Corporation | "Selstain" integrated circuitry |
| JPS5961886A (ja) * | 1982-09-30 | 1984-04-09 | インタ−ナシヨナル ビジネス マシ−ンズ コ−ポレ−シヨン | 駆動回路 |
| EP1342227A4 (en) | 2000-11-09 | 2008-04-23 | Lg Electronics Inc | ENERGY RECOVERY CIRCUIT WITH VOLTAGE AMPLIFICATION AND ENERGY SAVING METHOD USING THE CIRCUIT |
| KR20050037639A (ko) | 2003-10-20 | 2005-04-25 | 엘지전자 주식회사 | 에너지 회수장치 |
-
1975
- 1975-04-03 JP JP50040957A patent/JPS601633B2/ja not_active Expired
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0516021Y2 (ja) * | 1985-03-29 | 1993-04-27 | ||
| DE102019131796A1 (de) | 2018-11-26 | 2020-05-28 | Okuma Corporation | Numerische Steuervorrichtung |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS51115734A (en) | 1976-10-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3025598B2 (ja) | 表示駆動装置及び表示駆動方法 | |
| US5422586A (en) | Apparatus for a two phase bootstrap charge pump | |
| JPS60221796A (ja) | ガス放電パネルの駆動方法 | |
| JP2000100179A (ja) | 半導体メモリ装置 | |
| JPH1173156A (ja) | プラズマディスプレイパネルの駆動装置 | |
| JPS601633B2 (ja) | ガス放電パネルの駆動方式 | |
| JP2675060B2 (ja) | アクティブマトリクス方式の表示装置及びその走査回路と走査回路の駆動回路 | |
| US3878430A (en) | Self shift display panel driving system | |
| JP2021101403A (ja) | メモリデバイス及びメモリセルアレイのプログラミング方法 | |
| US4101810A (en) | System for and method of operating gas discharge display and memory | |
| KR20150126508A (ko) | 쉬프트 레지스터 | |
| US4104563A (en) | Writing and erasing in AC plasma displays | |
| US4140944A (en) | Method and apparatus for open drain addressing of a gas discharge display/memory panel | |
| JPS607487A (ja) | 交流プラズマパネルの制御方法と装置 | |
| US6525703B1 (en) | Method for controlling the addressing of an AC plasma display panel | |
| JPH0831191A (ja) | 不揮発性メモリのメモリ線デコーダドライバ、バイアス回路及びバイアス方法 | |
| JP2004220716A (ja) | 強誘電体記憶装置 | |
| JPS6113597B2 (ja) | ||
| US3895361A (en) | Method and apparatus for reliably parallel self shifting information in a plasma display/memory panel | |
| JPS6167094A (ja) | ガス放電パネルの駆動方法 | |
| JPS6113598B2 (ja) | ||
| KR100430089B1 (ko) | 플라즈마 디스플레이 패널의 구동장치 | |
| JP2004514177A (ja) | プラズマ・スクリーンのセルを制御するための回路 | |
| KR100196027B1 (ko) | 표시장치 주사회로 | |
| JPS6255696A (ja) | ガス放電パネルの駆動回路 |