JPS60136360A - ペレツト - Google Patents

ペレツト

Info

Publication number
JPS60136360A
JPS60136360A JP58243815A JP24381583A JPS60136360A JP S60136360 A JPS60136360 A JP S60136360A JP 58243815 A JP58243815 A JP 58243815A JP 24381583 A JP24381583 A JP 24381583A JP S60136360 A JPS60136360 A JP S60136360A
Authority
JP
Japan
Prior art keywords
pellet
data
recognition
information
identification part
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58243815A
Other languages
English (en)
Inventor
Shigeo Kuroda
黒田 重雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP58243815A priority Critical patent/JPS60136360A/ja
Publication of JPS60136360A publication Critical patent/JPS60136360A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/544Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544Marks applied to semiconductor devices or parts
    • H01L2223/54473Marks applied to semiconductor devices or parts for use after dicing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [技術分野] 本発明は、ペレットの管理内容の認識、たとえばペレッ
トの形成工程、ペレットの検査工程またはペレットの種
顛等の認識に適用して特に有効な技術に関するものであ
る。
[背景技術] 一般に、半導体装置のペレットはりソグラフイ技術とス
パフタリングまたは蒸着等のデボジョン技術を繰り返す
細かい作業工程を経て形成される。
これらの連続した工程を正確に行うために、予め形成し
ておくか、または各工程毎に形成する認識部で次工程を
判別する方法を採用することが考えられる。
また、形成した回路パターンの検査内容、たとえば配線
寸法等の情報に関する認識部をもペレットの一部に形成
しておくと、検査を容易に行うことができる効果もある
さらに、前記認識部はりソゲラフイエ程のマスクの位置
合わせ等の目印としての利用も重要である。
前記認識部をペレットに形成する方法としては、回路パ
ターンの一部、たとえば特定のスルーホールまたは配線
11等に認識機能を付与して、該回路パターンそのもの
を利用して形成することも考えられる。
ところが、前記方法は非常に微細なパターンで形成され
ている回路の一部を利用するものであるため、その認識
部自体の検索に時間を要したり、また微細であるが故に
誤認したりし易いという問題があることが、本発明者に
よって見い出された。
[発明の目的] 本発明の目的は、ベレットの形成工程または検査内容等
を正確にかつ迅速に認識するための技術を提供すること
にある。
本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述および添付図面から明らかになるであろう
[発明の概要] 本願において開示きれる発明のうち代表的なものの概要
を簡単に説明すれば、次の通りである。
すなわち、ベレットの形成工程等の情報を備えた認識部
を回路パターンの一部または該パターン内部に分散して
形成することなく、回路形成部周囲の任意の位置に複数
情報を集中させた認識部を独立して形成することにより
、記録されている情報を正確にかつ確実に読み取ること
ができるようにし、前記目的を達成するものである。
[実施例1コ 第1図は、本発明による実施例Iであるべし。
トの概要を平面図で示したものである。
本実施例のベレットは、概ねシリコン(Si)基4fj
、 1のほぼ中央部に広い形状の配線形成部2が破線で
示すように形成されているもので、さらに、該配線形成
部周囲のベレットのコーナ一部に認識部3が情報を一箇
所に集中させた状態で形成されてなるものである。
前記のように、多くの情報を一箇所に集中させることに
より、記録されている情報を正確にかつ容易に判読する
ことができ、さらに該情報を文字、図形もしくは記号ま
たはこれらの任意の組合せで記録することにより、高密
度の情報を有する認識部を形成することができる。
なお、前記認識部は、予め形成しておいてもよく、また
ベレットの回路形成の各工程毎に情報を書き加えて行く
こともできる。
たとえば、ペレット上面全体にホトレジストを被着した
状態で、回路パターンを露光、現像する際に、同時にペ
レットコーナ一部のホトレジスト膜に所定情報を記録し
て認識部の1つとして利用することもできる。また、I
Cのベースを形成するためにSi基板をエツチングする
際に、同時にベレットコーナ一部をもエツチングして認
識部を形成することもできる。
各工程毎に、エツチング等で認識部を形成する方法を採
用することにより、前の工程で形成した認識部は絶縁層
をスパッタリング等で形成したために、該認識部を光学
的手段によっては判読できなくなる場合であっても、そ
の都度、後の工程の情報を記録することができるので、
工程の自動化を容易に行うことができる。
[実施例2] 第2図は、本発明による実施例2であるベレットの概略
を平面図で示したものである。
本実施例2のベレットは、認識部3が2箇所に丁度対向
する位置のコーナ一部に形成されているもので、他の構
成はほぼ実施例1のベレットと同様のものである。
前記ペレットのように、2箇所に認識部を形成すること
により、さらに多くの情報を記録することができるもの
である。
し効果] (1)、ベレットの回路形成部周囲の任意の位置に情報
を集中させた認識部を独立して形成することにより、記
録されている情報を容易にかつ正確に判読することがで
きるので、工程等の認識を迅速にかつ正確に行うことが
できる。
+21. 認識部を文字、図形もしくは記号またはこれ
らを任意に組み合わせて形成することにより、多くの情
報を高密度に記録した認識部を形成することができる。
(3)、前記+11および(2)により、ベレットの回
路形成工程または検査等の精密な管理を迅速にかつ正確
に行うことができる。
(4)、前記(1)により、マスク等の位置合わせの目
印を容易に認識することができるので、回路形成作業の
能率を向上させることができる。
(5)、前記(1)〜(4)により、回路形成工程、検
査工程等の自動化を容易に行うことができる。
(6)、前記111により、ペレットの種類の判別を容
易に行うことができる。
(7)、前記(1)により、完成したペレットの形成工
程または材料等の追跡を容易に行うことができる。
以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は前記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。
たとえば、実施例では認識部を1または2箇所に形成し
たものについて示したが、これに限るものでないことは
いうまでもない。
【図面の簡単な説明】
第1図は、本発明による実施例1であるペレットを示す
概略平面図、 第2図は、本発明による実施例2であるペレットを示す
概略平面図である。 1・・・Si基板、2・・・配線形成部、3・・・認識
部。 第 1 図

Claims (1)

  1. 【特許請求の範囲】 1、回路形成部周囲の任意の位置に認識部が形成されて
    いるペレット。 2、認識部が複数の情報を集中して形成されていること
    を特徴とする特許請求の範囲第1項記載のペレット。 3、認識部が文字、図形もしくは記号またはこれらの任
    意の組合せで形成されていることを特徴とする特許請求
    の範囲第1項または第2項記載のペレット。
JP58243815A 1983-12-26 1983-12-26 ペレツト Pending JPS60136360A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58243815A JPS60136360A (ja) 1983-12-26 1983-12-26 ペレツト

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58243815A JPS60136360A (ja) 1983-12-26 1983-12-26 ペレツト

Publications (1)

Publication Number Publication Date
JPS60136360A true JPS60136360A (ja) 1985-07-19

Family

ID=17109337

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58243815A Pending JPS60136360A (ja) 1983-12-26 1983-12-26 ペレツト

Country Status (1)

Country Link
JP (1) JPS60136360A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5003251A (en) * 1989-09-12 1991-03-26 Grumman Aerospace Corporation Bar code reader for printed circuit board

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5003251A (en) * 1989-09-12 1991-03-26 Grumman Aerospace Corporation Bar code reader for printed circuit board

Similar Documents

Publication Publication Date Title
US3968563A (en) Precision registration system for leads
JP2007081123A (ja) 半導体装置の形成方法
JP3263871B2 (ja) 基板および基板の位置合わせ方法
JPS60136360A (ja) ペレツト
JPS5587452A (en) Manufacture of semiconductor device
JP4421294B2 (ja) 半導体ウエハの識別
JPH06502964A (ja) 1つのプレート上へ共に作り込まれ、その後個別化されて成る半導体チップ
JP2003140366A (ja) アライメントマーク作製方法
JP3468417B2 (ja) 薄膜形成方法
JP2007042882A (ja) 半導体装置、その製造方法及び半導体装置の個別管理情報認識方法
JPS62235952A (ja) 半導体装置用マスク
JP2564440B2 (ja) ウエハ内位置表示を付したチップの製造方法
JPH04102214A (ja) 薄膜磁気ヘッドの製造法
JP2005093461A (ja) 半導体基板、半導体基板の製造方法および半導体装置の製造方法
JPS61284910A (ja) 半導体装置製造用基板および半導体装置製造方法
JPH04171709A (ja) 半導体装置
JP2975132B2 (ja) 薄膜磁気ヘッドおよび薄膜磁気ヘッドへの記号群の付与方法
JPS6017747A (ja) 半導体集積回路製造用レチクル
JPS61142734A (ja) 半導体装置
JP4588860B2 (ja) 半導体ウエハのマーキング方法
JPS63288009A (ja) ウエハとウエハ処理工程管理方法
JP2001196281A (ja) マーキングが施された流通用半導体ウエハ
JPH053227A (ja) Tab用テープキヤリア
JPH0516664B2 (ja)
JPH0817150B2 (ja) 半導体製造装置の位置合わせ方法