JPS6013570A

JPS6013570A - 感熱記録装置の制御方法

Info

Publication number: JPS6013570A
Application number: JP12101283A
Authority: JP
Inventors: Fumihiro Ogasawara; 小笠原　文廣
Original assignee: Ricoh Co Ltd
Current assignee: Ricoh Co Ltd
Priority date: 1983-07-05
Filing date: 1983-07-05
Publication date: 1985-01-24

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［技術分野］本発明は、感熱記録装置の制御方法に関し、特に記録ヘ
ッドの予熱制御方法に関□する。

［従来技術］感熱記録装置は、ノンインパクトタイプであるため作動
音が極めて小さく、記録紙が比較的安価で記録の保存性
も良く、印字機構が簡単で装置を軽量に構成できること
から、各種のプリンタに広く応用されており、特にファ
クシミリ装置においては記録手段の主流となっている。

このような感熱記録装置では、１ドツトの記録をする発
熱素子（発熱抵抗体など）を複数個配列して記録ヘッド
を形成している。

ところが、この発熱素子には熱時定数があって熱応答特
性を持つことから、記録周期の短かい高速記録をした場
合、特に直前の記録データが白（すなわち非発色）のと
きに発色（発熱）の遅れが顕著になって記録濃度が不均
一になり、記録にむらを生じるという問題があった［目的］本発明は、上述の問題を解決し、記録周期を２分して記
録時間の前に予熱時間を設定し、この予熱時間では直前
の記録データを各ドツト毎反転して記録ヘッドの駆動回
路に転送するとともに、記録ヘッドの温度が所定値以下
のときのみ駆動回路を作動させることにより、記録濃度
を均一にする感熱記録装置の制御方法を提供することを
目的とする。

［構成］以下、添付図面を参照しながら、本発明の実施例を詳細
に説明する。

第１図は、本発明の一実施例に係るファクシミリ装置Ｆ
ＡＸを示しており、このファクシミリ装置ＦＡＸは、原
稿の副走査方向に複数の受光素子を配列した読取ヘッド
と、記録紙の副走査方向に複数の記録素子（発熱素子）
を配列した記録ヘッドとを主走査機構をなすキャリッジ
に共に搭載し、このキャリッジの１回の往復運動で複数
ライン分の主走査を行なう、いわゆるシャトル方式の構
成をもつ。

同図において、■、２は原稿ＳＰを副走査方向に移動す
るローラ、３は記録紙ＲＰを副走査方向に移動するロー
ラ、４はローラ１を駆動するステップモータ、５はロー
ラ３を駆動するステップモータであり、ローラ１とロー
ラ２はベルト６によって連動される。

７は３２個のフォトダイオードが副走査方向に沿って一
直線上に配列されたフォトダイオードアレイ（ＰＤＡ）
、８は原稿ＳＰの読取位置ＰＲに対応した画像をＰＤＡ
７上に結像するレンズ、９は１６個のサーマルヘッドが
副走査方向に沿って一直線上に配列されたサーマルへラ
ドアレイ（ＴＨＡ）であり、ＰＤＡ７およびＴ　ＨＡ　
９はそれぞれ取付部材１０．１１を介してキャリッジ１
２に固定され、レンズ８も同様にキャリッジ１２に固定
されている。

キャリッジ１２の下部に突設した脚部１２ａにタイミン
グベル１〜１３が連結され、このタイミングベル１〜１
３はステップモータ１４の軸に付設したギア１５に噛合
している。また、キャリッジ１２は、ファクシミリ装［
ＦＡＸの両側板間に原稿ｓｐの主走査方向と並行になる
ように架設されたレール１６．１７に案内されている。

したがって、キャリッジ１２はステップモータ１４によ
り原稿ＳＰおよび記録紙ＲＰの主走査方向に往復駆動さ
れ、これによって、ＰＤＡ７およびＴＩＩＡ９が原稿Ｓ
Ｐおよび記録紙ＲＰをおのおの主走査する。

また、１８は原稿ＳＰを検出する１対のフォトセンサ、
１９は記録紙Ｒ１ＴＩＩＡ９に圧着させるための背面板
、２０はこの背面板１９を支持する支持板である。

なお、このファクシミリ装置ＦＡＸではＰＤＡ７とＴＨ
Ａ９とが同一のキャリッジ１２に搭載されるため。

ファクシミリ装［ＦＡＸが送信作動するときのようにＴ
　ＨＡ　９が実際に記録紙ＲＰに記録しない場合は、Ｔ
ＨＡ９を記録紙ＲＰに接触させないようにしている。

第２図は、第１図に示したファクシミリ装置ｆＦＡＸの
制御部ＤＰの一例を示している。

同図において、４１は後述する処理プログラム等を記憶
したＲＯＭ　（リード・オンリ・メモリ）、４２はｌｌ
Ａｌ’！（ランダム・アクセス・メモリ）、４３はｃｐ
ｕ　（中央処理装置）４０によりその出力パルスＰ２の
周期が制御それるプログラマブルタイマ、４４は内蔵し
た水晶発振子が出力する基準周期のパルス信号を分周し
て基準クロックＰ　ｓ　、ＣＰＵクロックＣＰ　！、　
、ＰＤＡクロックＣＰｚｙモデムクロックＣＰｓおよび
所定周期の割込信号ＩＮＴ３を発生する分周器、４５は
ＣＰＵ４０の入出力回路である。

４６は８ビツトの送信データを一時記憶するラッチ回路
、４７はその制御人出端Ｔ／πの状態で入出力態様が変
化するシフトレジスタ、４８は８ピッ１−の受信データ
を一時記憶するスリーステート出力のラッチ回路、４９
はクロックＣＰ３を引数し、その計数値が８を越える毎
に出力信号ＩＮＴ２を論理レベル「旧にするとともにセ
ルフリセットするカウンタ。

５０は通信部である。

この通信部５０はモデム５０ａおよびＮＣＵ　（網制御
装置り５０ｂより構成され、モデム５０ａの入力端ＴＯ
にはシフトレジスタ４７からの送信データが加わり、出
力端Ｉ（口からシフトレジスタ４７に受信データが出力
される。

また、５１，５２および５３は、それぞれステップモー
タ４，５および１４を駆動するモータ駆動回路である。

５４は、パルス信号Ｐ２の立ち上がりに同期してスター
１−パルスＰｓを、パルス信号Ｐ１に同期してシフ１〜
クロツクＣＰｓおよびこのシフトクロックＣＰｓとＰＤ
ＡタロツクＣＰ２に同期したサンプリングパルスをおの
おの発生するとともに、ＰＤＡ７が３２回シフトを実行
したのち出力する信号ＥＯ３の立ち上がりに同期して立
ち上がり、パルス信号Ｐ２の立ち下がりに同期して立ち
下がるＰＤＡブランク信号Ｐ４を発生するＰＤＡ７のク
ロック発生器である。なお、パルス信号ＰＲはＰＤＡ７
のリセット信号、パルス信号Ｐ３はサンプリングパルス
である。

ＰＤＡ７の出力ビデオ信号Ｓｖは増幅器５５を介して２
値化回路５Ｇに加えられて２値化されたのち、３２ビツ
トのシフ１〜レジスタ５７に加えられ、このシフトレジ
スタ５７の出力はＣＰＵ４０の直列入カポ−１−５Ｉに
加えられる。

なお、この例では、ＰＤＡ７の各素子が原稿ＳＰの画像
を副走査方向に１．ＩＱ／ｎｔｎに分解するべく上記し
たレンズ８の倍率が設定されているため、ＣＰＵ４０は
順次入力した３２ビツトのデータＤ１を、前後するビッ
トのデータの相関を利用して１６ビツトのデータＤ２に
変換し、これによってＰＤＡ７の分解塵を実質的に３．
８５Ｑ／ｎｎにする。

記録部ＲＲは、ＣＰＵ４０から出力される記録データＲ
Ｄｔｉ＝ＴＨＡ９に加え、対応する記録画像を記録紙Ｒ
Ｐに形成するとともに、ＴＨＡ９の予熱制御を行なうも
のであり、その具体例を第３図に示す。

５８はＴＨＡ９に加えるデータを一時記憶する１６ビツ
トのシフトレジスタ、５９はＴＩＩＡ９を駆動するドラ
イバを含んだラッチ回路、６０はパルス信号Ｐ５のパル
ス幅をＴＨＡ９から出力される温度検出信号ＤＴにより
、高温の場合には短かく、低温の場合には長く変化する
パルス幅コントローラである。このパルス信号Ｐ５のパ
ルス幅だけ、ラッチ回路５９が作動してＴＨＡ９が駆動
され、これによって、はぼＴＩＩＡ９の温度が一定に保
たれる。

７１は基準クロックＰ１に同期してパルス信号Ｐ５（第
４図（ｇ）参照）の立ち上がり縁を検出し、パルス信号
ＰＪｓＣ同図（ｋ）参照）を発生するパルス発生器、７
２はパルス信号ｐＨの立ち下がり縁でトリガされ、基準
クロックＰ１に同期したパルス信号Ｐ１ｅ（同図（Ｉｌ
ｉ）参照）を１６個発生する１６パルス発生器。

７３はｃｐｕ４ｏから制御入力端Ｂ／Ｔに加えられる反
転制御信号ＩＮＶ　（同図（ｆ）参照）の論理レベルが
「旧のときは入力端Ｂ　１ｒ　８２に加わる信号を選択
し、「Ｌ」のときは入力端Ａ１．Ａ’２に加わる信号を
選択して対応する出力端Ｙ１１Ｙ２より出力するセレク
タである。

このセレクタ７３の入力端Ａ１にはパルス信号Ｐ１６が
、入力端Ｂ１にはＣＰＵ４０がら出力されるデータ転送
りロック用のパルス信号Ｐ７が、入力端Ｐ２には記録デ
ータＲＤを１６ビツト記憶するシフトレジスタ７４の出
力が、および入力端Ｂ２にはシフトレジスタ５８の記憶
データを反転したデータがそれぞれ加えられている。ま
た、その出力端ｙｔの出力データは転送りロックとして
シフトレジスタ５８および７４のクロック入力端ＣＫに
加えられ、出力端Ｙ２の出力データはシフトレジスタ５
Ｂのデータ入力端りに加えられる。

７５は信号ＥＯ５（第４図（ｄ）参照）の立ち上がり縁
で１−リガされて時間ＴＤ後にパルス幅τ１のパルス信
号Ｐ１２（同図（ｈ）参照）を発生するプリヒートタイ
ミング発生器であり、このプリヒートタイミング発生器
７５は再トリガ可能に構成されている。

７６は信号ＥＯ５の立ち上がり緑でトリガされて、パル
ス幅τ２のパルス信号を発生するパルス発生器であり、
このパルス発生器７６の出力パルス信号を反転したパル
ス信号Ｐ１３（同図（ｉ）参照）は、アンド回路７７の
１入力端に加えられる。このアンド回路７７の他入力端
にはパルス信号Ｐ５が加えられており、したがってパル
ス信号Ｐ５のパルス幅がパルス信号Ｐ１３のパルス幅τ
２よりも大きい場合、すなわち、ＴＨＡ９の温度が比較
的低くてパルス信号Ｐ５のパルス幅が大きくなっており
、ＴＨＡ９を予熱する必要がある場合に、アンド回路７
７の出力が論理レベル「旧になってフリップフロップ７
８がセットされ、このブリップフロップ７８の出力信号
ＰＨ（同図（ｊ）参照）の論理レベルが「旧となる。

このように、本実施例では信号乙］によって記録周期中
に予熱処理するか否かを判別している。

７９はアンド回路、８０および８１はオア回路であり、
オア回路８０の出力信号ＰＥ（第４図（ｎ）参照）はラ
ッチ回路５９のイネーブル入力端ＥＮに加わり、オア回
路８１の出力（同図（ｍ）参照）はラッチ回路５９のラ
ッチ入力端りに加わる。

以上の植成でパルス信号Ｐ２（第４図（ａ）参照）が発
生するとＰＤＡクロック発生器５４がら出力される信号
Ｐｓ、ＣＰｓおよびＰＲの作用によりＰＤＡ７からビデ
オ信号Ｓｖ（同図（Ｃ）参照）が出力される。

このようにＰＤＡ７からのデータの読み出しが行なわれ
ている間、信号Ｐ４は同図（ｂ）に示したように論理レ
ベル「１．」となり、読み出しが終了すると論理レベル
「１１」となる。また、これと同時にパルス信号ＥＯ５
が発生される。

ＣＰｔ１４０は、この信号Ｐ４の立ち上がり縁を入力端
子ＩＮＩでセンスすると優先順位第１位で再スタート可
能な割込処理Ｒ５Ｔ７．５を開始する。

この割込処理Ｒ５Ｔ７．５では、主走査のためのキャリ
ッジ１２の制御と、ＰＤＡ７による画情報の読取処理お
よびＴＩＩＡ９による画像の記録処理とを同期して実行
しているゆり発生器５４から出力される信号Ｐ４をＣＰＵ４０に割
込処理Ｒ５Ｔ７．５を実行させるタイミング信号として
用い、また、上述のように記録部ＲＲでも信号ＥＯ５を
使用していることから、受信時においてもＰＤＡ７を作
動させている。ただし、当然のことながら受信時におい
て、ＣＰＵ４０はＰＤＡ７の出力データに基づくデータ
ＤＩを取り込まないようにしている。

第５図は、受信時において、Ｔｌ（Ａ９により記録紙Ｒ
Ｐに画像を記録するさい、ＣＰＵ４０が実行する手順１
ｄＩｔＩＴＥの一例を示している。この手順ＷＲＩＴＥ
は割込処理Ｒ５Ｔ７．５の一部をなしており、また予熱
処理用の手順も含んでいる。

以下の説明では、キャリッジ１２が記録紙ＲＰの有効記
録幅に位置していて、信号ＴＡＢの論理レベルが「旧に
なっているものとする。なお、この信号ＴＡＢはキャリ
ッジ１２が用紙の有効画面を往スキャンするときのみ論
理レベル「ＩＩ」にされ、他の主走査の部分すなわち用
紙の左右の所定の余白をキャリッジ１２が移動するとき
および復スキャン時には論理レベルｒｌＪにされる。

さて、上記したように信号ＥＯ３が発生すると、。

この信号ＥＯ５が立ち上がるタイミングでシフトレジス
タ５８に記憶されている記録データがラッチ回路５９に
ラッチされ、信号ＥＯ３が立ち下がるタイミングでパル
ス幅コントローラ６０がトリガされてパルス信号Ｐ５が
発生し、ラッチ回路９がラッチデータに対応してＴＩＩ
Ａ９を駆動する。

一方、ＣＰＵ４０は上記した割込処理Ｒ５Ｔ７．５の中
でキャリッジ１２を１ステツプ往スキヤン方向に移動し
たのちすなわち信号ＥＯ５が立ち下がって少したったと
きに手順ＷＩＩＩＴＥに入り、まず信号ＩＮＶの論理レ
ベルを「１１」にする（処理１０１）。

これにより、セレクタ７３は入力端Ｂ１１８２に加わる
信号を選択する。

ＣＰＵ４０が１ステップ１６ビツ１−分のデータ転送処
理１０２を実行して、記録データＲＤを転送するクロッ
ク信号Ｐ７を出力すると、このクロック信号Ｐ７がシフ
１〜レジスタ５８．７４のクロック入力端ＣＫに加わっ
て、次の記録ライン用の１６ビツトの記録データＲＤが
シフトレジスタ７４に記憶されるとともに、シフ１へレ
ジスタ５８にはシフトレジスタ５８に記憶していた光記
録ライン用のデータを各ビット毎に反転した１６ビツト
のデータ（以下予熱データという）が記憶される。

このデータ転送処理１０２が終了すると、　ＣＰｔ１４
０は信号ＩＮＶの論理レベルをｒＬＪにしく処理１０３
）、これによってセレクタ７３は入力端子ＡＩ、Ａ２に
加わる信号を選択する。

さてこののち、信号Ｐ５が立ち下がって信号Ｐ＋１が発
生すると、この信号Ｐｓ１が立ち上がるタイミングで予
熱データがラッチ回路５９にラッチされ、信号Ｐｓｔが
立ち下がるタイミングで１６パルス発生器７２がトリガ
される。

これによって、１６個のパルスＰ１６が発生すると、こ
のパルスＰｒ６はセレクタ７３を介してシフトレジスタ
５８．７４のクロック入力端ＣＫに加わり、したがって
、シフトレジスタ７４に記憶された次の記録ライン用の
記録データがシフトレジスタ５８に転送され、記憶され
る。

このとき、比較的ＴＨＡ９の温度が低く、信号Ｐ５のパ
ルス幅が上記した信号−のパルス幅τ２より大きい場合
を考えると、このとき上述したようにブリップフロップ
７８がセットされるがら、信号Ｐ１２が立ち上がったタ
イミングでラッチ回路５９が駆動し、予熱データに対応
してＴＨＡ９が駆動される。

この場合、信号ＰＩ２のパルス幅τ１はＴＨＡ９によっ
て記録紙ＲＰが発色するほど長くないので、Ｔ　ＨＡ　
９が予熱されるのみで記録紙ＲＰは発色しない。

また、フリップフロップ７８は次に信号ＥＯ５が立ち上
がったタイミングでリセットされ、ラッチ回路５９によ
るＴＩＩＡ９の予熱駆動が停止される。

このように、処理１０２が終了する時点Ｌａで次の記録
ラインのデータがシフトレジスタ７４に記憶されるとと
もに、予熱データがシフトレジスタ５８に記憶され、信
号Ｐ５が立ち下がって信号ｐＨが立ち上がる時点しｂで
予熱データがラッチ回路５９にラッチされ、信号Ｐ１１
が立ち下がる時点ｔ、ｃで次の記録ライン用の記録デー
タがシフトレジスタ７４がら５８に転送され、そして、
信号Ｐ１２が立ち上がる時点ｔｄでＴＨＡ９の予熱がな
さｈる。

なお、　ＣＰＵ４０は信号ＩＮＴ２が加わると優先順位
第２位で再スタート可能な割込処理Ｒ５Ｔ６．５を、信
号ＩＮＴ３が加わると優先順位第３位で再スタート可能
な割込処理Ｒ５Ｔ５．５を実行するが、割込処理Ｒ５１
６，５は通信部５０とのデータのやりとりをする処理で
あり、割込処理Ｒ５Ｔ５．５は副走査処理や各部のエラ
ーチェックをする処理であって、本発明の要旨に直接関
係しないのでその説明を省略する。また、割込処理Ｒ３
Ｔ７．５において、上述した処理以外の処理も、本発明
の要旨に直接関係しないのでその説明を省略する。

第６図は、ファクシミリ装置ＦＡＸがコピーモードにな
っている場合に、ＣＰＵ４０が行なう手順ＣＯＰ’／Ｒ
ＤＷＲを示している。この手順Ｃ０ＰＶＲＤすＲも上述
した手順ＷＲＩＴＥと同様に割込処理Ｒ５Ｔ７．５に含
まれ、そのさいの制御部ＤＰの作用も記録部ＲＲの制御
に関する点では上述の手順ＷＲＩＴＥと同じであるから
、その説明を省略する。

ところで、信号ＥＯ３の立ち上がりに同期するとともに
ほぼ信号Ｐ２と同じ周期をもち、かつ、パルス幅が小さ
くてＴＩＩＡ９の温度を発色温度まで上昇させない程度
の信号であれば、上述した記録部における信号ＰＩ２の
条件を満足する。いま、信号Ｐ４を反転して得た信号“
１−を考えると、この信号行は上記の条件を満足し、信
号Ｐ１２を代替できる６次にこの信号「を信号Ｐ１２に
代えて使用した記録部の他の例を説明する。

第７図に示すように、制御部ＤＰａは第２図に示したも
のにおいて信号Ｐ４をさらに記録部ＲＲａに加える構成
をもつ。また、記録部ＲＲａは、第３図に示したものに
おいてプリヒートタイミング発生器７５を除去し、信号
Ｐ４をインバータ８２で反転した信号石を、信号Ｐ１２
に代えてアンド回路７９に加える構成をもつ。なお、他
の部分は前述した実施例と同じなので説明を省略する。

この例においても、前述と同じ手順でＣＰＵ４０が記録
処理および予熱処理を行なう。したがって、この制御部
ＤＰａおよび記録部ＲＲａにおける各部動作波形は、第
９図に示した如くになる。すなわち。

前述の例とは違って信号■が立ち上がる時点ｔ、ｄ’（
同図（ｈ）参照）でＴＨＡ９の予熱がなされる。なお、
その他の部分は前述した実施例と同じである。

このように、この実施例では前述した実施例に比べて記
録部の構成を簡単にすることができる。

ところで、ＣＰＵ４０のデータ処理速度に対して信号Ｐ
２の周期すなわちデータ記録周期が充分長い場合、予熱
データの形成等の予熱処理をＣＰＵ４０によってソフト
ウェア的に実行でき、記録部の構成をさらに簡単にでき
る。かかる実施例を次に説明する。

第１０図、第】１図にこの実施例における制御部ＤＰｂ
　。

記録部ＲＲｂをそれぞれ示す。

制御部ＤＰｂでは、信号ＴＡＢ、Ｐ　ｙの他に、さらに
送信モード時に論理レベル「旧になる送信モード信号Ｔ
Ｘ、予熱データの形成終了時に論理レベル「１４」にな
る反転リセット信号ＲＩＮ、および予熱をするか否かを
制御する予熱許可信号ＥＰが、ＣＰＵ４０から入出力回
路４５を介して記録部ＲＲｂに加えられる。

また、記録部１１Ｒｂからは、ＣＰＵ４０Ｌｎ割込処理
１ｔｓＴ７．５を実行させる割込信号ｌＮＴｌが出力さ
れる。

なお、他の部分は前述の実施例と同じなので説明を省略
する。

記録部ＲＲｂにおいて、フリップフロップ８３は信号Ｅ
Ｏ５（第１２図（ｄ）参照）の立ち上がり縁でセットさ
れるとともに信号ＲＩＮ（同図（ｆ）参照）の立ち下が
り緑でリセットされ、その出力信号ＣＩＮ（同図（ｇ）
参照）はパルス発生器７１Ａおよびセレクタ７３Ａの入
力端Ｂ／八に加わる。

パルス発生器７１Ａは、信号Ｐ５（同図（ｈ）参照）の
立ち下がり縁を信号Ｐ１に同期して検出し、信号Ｐ１ｉ
（同図（Ｑ）参照）を発生する。

この信号Ｐ＋ｓおよび信号ＥＯ５はオア回路８１を介し
、ラッチ回路５９に加えられるとともに、ＣＰＵ４０の
入力端ＩＮＩに割込信号ｌＮＴｌとして加えられる。

したがって、ＣＰＵ４０は１記録周期中に信号ＥＯ５が
発生した時点ｔ１と、ＴＨＡ９の１回の記録動作が終了
して信号Ｐ５が立ち下がり、信号Ｐｓ１が発生した時点
Ｌ２で割込信号Ｒ３Ｔ７．５を実行する。

なお、ファクシミリ装置ＦＡＸが送信モードになってい
るときは信号ＴＸの論理レベルがｒｌｌＪとなり、アン
ド回路８４の出力が論理レベルｒＬＪとなる。これによ
り、パルス発生器７１Ａにおいて出力ゲートをなすアン
ド回路７１ａが不動作状態にされる。したがって、送信
モード時には１読取周期中で信号ＥＯ５のみが割込信号
ｌＮＴｌとしてＣＰＵ４０に加えられるセレクタ７３Ａ
は、信号ＣＩＮの論理レベルがｒＬＪのときはＣＰＵ４
０より加えられる記録データＲＤをシフトレジスタ５８
に出力し、信号ＣＩＨの論理レベルが［旧のときは、シ
フトレジスタ５８に記憶している１６ビツトのデータを
各ビット毎に反転したデータすなわち予熱データを、シ
フトレジスタ５８に出力する。

フリップフロップ７８は、信号ＥＰ（第１２図（ｊ）参
照）が出力されるとセットされ、その出力信号Ｐ１１（
同図（ｋ）参照）は、プリヒートタイミング発生器７５
の出力する信号Ｐ１２（同図（ｉ）参照）とともにアン
ド回路７９に加えられる。アンド回路７９の出力信号Ｐ
Ｈ（同図（０）参照）は、信号Ｐ５とともにラッチ回路
５９のイネーブル入力端ＥＮに加えられて、ＴＨＡ９の
駆動を制御する。

このフリップフロップ７８は、信号ＥＯ５の立ち上がり
縁でリセットされる。また、パルス幅コントローラ６０
は信号ＥＯ５の立ち下がり緑（すなわち信号ＥＯ５の立
ち上がり緑）でトリガされ、信号ＤＴに基づいたパルス
幅の信号Ｐ５を出力する。

第１３図に示した手順ＲＥＡＤ　−１ｉ１ＲＩＴＨ（以
下ＲＤ／ＷＲと略す）は、第１４図および第１５図に示
した手順ＷＲＩＴＥおよびＣ０ＰＹＲＤＷＲの直前に実
行される手順であり。

割込処理Ｒ５Ｔ７．５の一部をなしている。

さて、ＰＤＡ７の１回のスキャンが終了して信号ＥＯ３
が出力されると、フリップフロップ８３がセットされて
信号ＣＩＮが立ち上がり、セレクタ７３Ａが予熱データ
選択側に切替るとともにラッチ回路５９にシフトレジス
タ５８の記憶データがラッチされ、信号ｌＮＴｌがＣＰ
Ｕ４０に加えられて割込処理Ｒ５Ｔ７．５が開始される
。

この割込処理＋１ｓＴ７．５の手順ＲＤ／ＷＲでは、ま
ずフラグＦＩＮＶＥＸがセットされているか否かが判別
される（判断１１０）。このフラグＦＩＮＶＩＥＸは、
予熱データをシフトレジスタ５８に記憶したさいにセラ
１〜されるフラグであり、このときはリセットされてい
るから判断１１０の結果がＮＯになる。したがって、Ｃ
ＰＵ４０はステップモータ１４の励磁位相を正転方向に
切替えてキャリッジ１２を１ステツプ往スキヤン方向に
移動させる（処理１１１）。

そして、この記録ラインに対応する記録データＲＤを記
憶しているバッファ（ＲＡＭ４２内）のアドレス５ＣＡ
ＮＡＤを内部レジスタにセラ１〜しく処理１１２）、こ
の後送信モードかどうかを判断する（判断１１３）。

いま、受信モードとすれば判断１１３の結果が’／ＥＳ
となり、また、判断１１０と同じ判断１１４の結果がＮ
Ｏとなるので、ＣＰＵ４０は内部のＤレジスタに「１６
」をセラ１〜しく処理１１５）、処理１１６，１１７お
よび判断１１８からなるループ処理を実行して転送りロ
ックである信号Ｐ７を１６個出力する（第１２図（ｅ）
の部分ＢＴＩ）。

これによ−リ、セレクタ７３Ａを介して予熱データがシ
フトレジスタ５８に転送され記憶さＩＬる。

こののち、ＣＰＵ４０は信号ＲＩＮの論理レベルをｌり
ロックの間ｒＬＪにしてフリップフロップ８３をリセッ
ｌ−する（処理１１９）。これにより、信号ＣＩＮの論
理レベルがｒＬＪになってセレクタ７３Ａが言己録デー
タＲＤを選択するように切替わる。

この時点で、予熱データがシフトレジスタ５８に記憶さ
れたので、ＣＰＵ４０はフラグＦＩＮＶＥＸをセラ１〜
する（処理１２０；第１２図（ｍ）参照）。

一方、信号ＩＥＯ５が立ち下がった時点から信号Ｐ５が
出力さ扛、これによってラッチ回路５９にラッチした記
録データでＴＨＡ９の記録動作が実行される。

なお、上記のように信号ＣＩＮが論理レベルｒＬＪに立
ち下がったとしても信号Ｐ５の論理レベルが［旧になっ
ているので、信号（ＪＮの立ち下がり縁では信号Ｐ１＋
は発生しない。

そして、信号Ｐ５が立ち下がり、信号Ｐａ１が信号ｌＮ
ＴｌとしてＣＰｔ１４０に加わると、このとき実行され
る割込処理Ｒ５Ｔ７．５では、フラグＦＩＮＶＥＸがセ
ットされているので判断１１０および１１４の結果がＹ
ＥＳとなる。したがって、処理１１１がスキップされる
ためキャリッジ１２は直前の割込処理Ｒ５Ｔ７．５で記
録を実行した位置から移動せず、また、判断１１４の後
の判断１２１の結果が’／ＥＳとなり、ＣＰＵ’ＩＯの
処理は手順１ｉ１ＢＩＴＨに移行する。

手順ＷＲＩＴＩＥでは、まず、ＴＩ（Ａ９を予熱するか
否かを判別して予熱処理の実行・不実行を制御するルー
チンＰＲＥＪＤＧ　（第１６図に示す）を行なう。

このルーチンＰＲＥＪＤＧでは、まず、信号Ｐ２を発生
するプログラマブルタイマ４３において信号Ｐ２の周期
を管理するカウンタの、この時点での残カウント値ＣＲ
を読み出しく処理１２２）、信号Ｐ２の周期に対応する
カウンタの値Ｋから残カウント値ＣＲを減じて、これを
変数Ｎに代入する（処理１２３）。したがって、変数Ｍ
には信号Ｐ５のパルス幅に相当する値が記憶される。

つぎに、この変数Ｈの値を定数Ｍｏと比較する（判断１
２４）。この定数Ｍ　ｏは、　ＴＩＩＡ９がある程度の
温度になっていて予熱する必要がない場合における信号
Ｐ６のパルス幅に相当する値が設定されている。

したがって、変数Ｎが定数阿０よりも大きくて判断１２
４のお果がＹＥＳになる場合は、ＴＨＡ９の温度が比較
的低くて信号Ｉ）５のパルス幅が大きい場合であるから
、Ｃ１１Ｕ　４０は信号ＥＩ’を出力して（処理１２５
）フリップフロップ７８をセラｌ−Ｌ、ラッチ回路５９
の動作をイネーブルにしてＴＩＩＡ９の予熱を行なう。

この後、ｃｐｕ４ｏは」ステップ１６ビツト分のデータ
転送処理１０２を実行してシフ１−レジスタ５８に次記
録ライン用の記録データＲＤを記憶させる（第１２図（
ｃ）の部分ＢＴ２）。そして、予熱制御が終ったのでフ
ラグＦ］、ＮＶｒＥＸをリセッ１へする（処理１２６）
。

このようにして、信号Ｐ２の１周期にＣＰ［Ｉ４０の割
込処理が２回行なわＪし、画像の記録、ＴＩＩＡ９の予
熱および次記録ライン用の記録データの転送処理がなさ
ｊしる。

ずなわち、信号ＥＯ＃ｌが立ち上がる時点Ｌ１で記録デ
ータＩＩＤがラッチ回路５９にラッチされるとともにセ
レクタ７３Ａが予熱データを選択し、信号ＥＯＭが立ち
１；がる１１４″点より信号Ｐｓが出方されて当該記録
ラインの画像が１’１ｌＡ９によって記録される。これ
と並行して１回目の割込処理が行なわれ、ＣＰＵ４０よ
り信号Ｐ７が１６個出力されて予熱データがシフトレジ
スタ５８に記憶される。

そして、信号Ｐ５が立ち下がった時点ｔ　２で信号Ｐｔ
ｔが発生するとＣＰＵ４０により２回目の割込処理が実
行され、Ｔｌ１Ａ９を予熱すべきか否かが判別される。

予熱する場合には時点し３で信号ＥＰが出力されて信号
円Ｉが出力され、これにより、信号ＰＩ２が発生した時
点ｔ４から次に信号ＥＯ５が立ち上がるまでの間ＴＨＡ
９が予熱される。また、これと並行して次の記録ライン
用の記録データＲＤがシフ１−レジスタ５８に記憶され
る。

なお、コピーモードの場合も受信モードと同様の制御が
なされる。

以上の説明では、シャトル方式のファクシミリ装置に本
発明を適用した場合について述べたが、本発明の適用範
囲はこれに限らず、一般に感熱記録をなす他の装置例え
ばプリンタ等に広く適用できることは、言うまでもない
。また、いわゆる平面走査の形態をとる記録装置にも適
用できる。

「効果コ以」二説明したように、本発明によれば、記録ヘットを
駆動する前に、直前の記録ラインで発熱しなかった感熱
記録崇子のみを予熱しているので、記録ヘッドの各感熟
素子毎に記録濃度を均一にすることができるという利点
を得る。

【図面の簡単な説明】

第１図は本発明の一実施例に係るファクシミリ？！装置
を示し、た部分断面図、第２図は制御部の一例を示した
ブロック図、第３図は記録部の一例を示したブロック図
、第４図（ａ）〜（ｎ）は第２図に示した制御部の要部
動作を示す波形図、第５図は手順ＷＲ１，ＴＥの一例を
示したフローチャート、第６図は手順Ｃｏｔ”／＋１１
）ＷＩＩ　（７）−例を示したフローチャート、第７図
は制御部の他の例を示すブロック図、第８図は記録部の
他の例を示すブロック図、第９図（ａ）〜（ｎ）は第７
図に示した制御部の要部動作を示す波形図、第１０図は
制御部のさらに他の実施例を示すブロック図、第１１図
は記録部のさらに他の実施例を示すブロック図、第１．
２（ａ）〜（ｏ）は第１０図に示した制御特開昭ＧＯ−
１３５７（１（８）部の要部動作を示す波形図、第１３図番１手順ＲＥＡＤ
　−ＩＮＲＩＴＥの一例を示す７Ｃ］−チャート、第１
４図は手順ＷＲＩＴＥの他の例を示すフローチャー１−
１第１５図は手順Ｃ０ＰＹｒｌＤｕＲの他の例を示すフ
ローチャーｌ−１第１６図はルーチンＰｎｌＥＪＤＧの
一例を示すフローチャー１・である。ＤＰ、ＤＩ’ａ、ＤＰｂ−制御部、ＲＲ，ＲＲａ、ＲＲ
ｂ　−ｉｆ己１１ｓ７ｉｆｌＢ、４０・・・ＣＰＵ（中
央処理装置）、４１・・・ＲＯＭ（＋ノー１！・オンリ
・メモリ）、４２・・・ＲＡＭ（ランダム・アクセス・
メ羊り）。第５図第６図手続補正書防即昭和５８年１１月１６日特許庁長官殿１、事件の表示昭和５８年特許願第１２．１０１２号２、発明の名称感熱記録装置の制御方法３、補正をする者事件との関係　特許出願人住所　東京都大田区中馬込１丁目３番６号名称（６７４
）株式会社　リコー代表者　浜　１）　広４、代理人　〒１０５住所　東京都港区西新橋１丁目１８＠１１号昭和５８年
１０月２５日（発送日）・１、パ− ６、補正の対象図面７、補正の内容図面の第１図、第２図、第３図、第７図、第８図、第１
０図および第１１図を別紙添付図面の通り訂正する。

Claims

【特許請求の範囲】

（１）複数の発熱素子を配列した記録ヘッドを備え、こ
の記録ヘッドによって感熱紙を走査するとともに加熱発
色させて記録する感熱記録装置の制御方法において、記
録ヘッドを駆動する記録周期中に主記録時間とは別に予
熱時間を設定し、この予熱時間では、前回の記録タイミ
ングでの記録データを各ピッ］−毎反転して記録ヘッド
の駆動手段に加えるとともに記録ヘッドの温度が所定値
以下の場合に記録ヘッドを駆動して予熱することを特徴
とした感熱記録装置の制御方法。（２、特許請求の範囲第１項記載において、前記記録ヘ
ッドの温度は、記録ヘッドに加わる駆動パルスのパルス
幅に基づいて判別することを特徴とする感熱記録装置の
制御方法。