JPS60134483A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS60134483A JPS60134483A JP58242566A JP24256683A JPS60134483A JP S60134483 A JPS60134483 A JP S60134483A JP 58242566 A JP58242566 A JP 58242566A JP 24256683 A JP24256683 A JP 24256683A JP S60134483 A JPS60134483 A JP S60134483A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- fet
- substrate
- gallium arsenide
- matching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims 2
- 239000000758 substrate Substances 0.000 claims abstract description 20
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims abstract description 15
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 claims description 13
- 239000000463 material Substances 0.000 abstract description 3
- 229910052751 metal Inorganic materials 0.000 abstract description 3
- 239000002184 metal Substances 0.000 abstract description 3
- 229910000679 solder Inorganic materials 0.000 abstract 1
- 238000000034 method Methods 0.000 description 5
- 238000005219 brazing Methods 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 1
- 238000012217 deletion Methods 0.000 description 1
- 230000037430 deletion Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
- H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（発明の技術分野）
本発明は、半絶縁性ガリウム砒素基板上に形成された超
高周波波帯用薄膜集積回路型電力増幅器の構造に関する
。
高周波波帯用薄膜集積回路型電力増幅器の構造に関する
。
（従来技術）
ガリウム砒素基板上に電界効果トランジスタ（以下ＰＥ
Ｔと称す）構造を有する能動素子とこの能動素子の機能
を発揮させるような受動素子から成るマイクロ波モノリ
シック集積回路（以下１１ｖｉＭＩＣと称す）型電力増
幅器は、従来のハイブリッド型増幅器に比べて高周波特
性に優れ、小型、低価格が可能であり、且つ信頼性も高
い事から特に数１０ＧＨｚ 領域に於いて実用化の必要
を迫られている・従来、ＭＭＩＣ電力増幅器に於いて大
きな尚周波出力が電力を得る為には能動素子Ｆ ＥＴに
印加する亘流バイアス電力を大きくする必要がある。こ
れに伴ないＦＥＴ接合部からの発熱量が太きくなり、高
周波特性及び信頼度が低下すると共にＭＩＪＩＣチップ
上の回路配置も制限されるという欠点があったー 一般に、ＭＭＩＣ型電力増幅器は、熱伝導の艮い金属上
にＡｕ−８ｉなどによるロー付は等の方法で装着し使用
される。よって、従来は熱抵抗を減らす為にガリウム砒
素基板厚を薄くする事で対処していた。ここで基板上の
分布足載線路の線路幅と特性インピーダンスは基板厚に
関係する。特性インピーダンスを一足に保つ為には、基
板厚を薄くした場合それに比例して線路幅を細くする必
要があり、その結果線路損失が大きくなる。従って。
Ｔと称す）構造を有する能動素子とこの能動素子の機能
を発揮させるような受動素子から成るマイクロ波モノリ
シック集積回路（以下１１ｖｉＭＩＣと称す）型電力増
幅器は、従来のハイブリッド型増幅器に比べて高周波特
性に優れ、小型、低価格が可能であり、且つ信頼性も高
い事から特に数１０ＧＨｚ 領域に於いて実用化の必要
を迫られている・従来、ＭＭＩＣ電力増幅器に於いて大
きな尚周波出力が電力を得る為には能動素子Ｆ ＥＴに
印加する亘流バイアス電力を大きくする必要がある。こ
れに伴ないＦＥＴ接合部からの発熱量が太きくなり、高
周波特性及び信頼度が低下すると共にＭＩＪＩＣチップ
上の回路配置も制限されるという欠点があったー 一般に、ＭＭＩＣ型電力増幅器は、熱伝導の艮い金属上
にＡｕ−８ｉなどによるロー付は等の方法で装着し使用
される。よって、従来は熱抵抗を減らす為にガリウム砒
素基板厚を薄くする事で対処していた。ここで基板上の
分布足載線路の線路幅と特性インピーダンスは基板厚に
関係する。特性インピーダンスを一足に保つ為には、基
板厚を薄くした場合それに比例して線路幅を細くする必
要があり、その結果線路損失が大きくなる。従って。
従来の方法に依れは、受動素子で構成される整合回路の
損失が５時としてＦＢＴの機能を上回る程。
損失が５時としてＦＢＴの機能を上回る程。
大きくなる欠点があった。
一方、線路幅の広い低損失線路の使用が考えられるが、
小型化に反する上、低インピーダンス緋路となる為、超
高周波帯での整合回路の豊合性を考えると好ましくない
。
小型化に反する上、低インピーダンス緋路となる為、超
高周波帯での整合回路の豊合性を考えると好ましくない
。
以上の理由に依り、従来方法のＭｆＶｌ ｆ Ｃ型電力
増幅器では、熱抵抗の低減と回路損失の低減を共に実現
する事はできなかった。
増幅器では、熱抵抗の低減と回路損失の低減を共に実現
する事はできなかった。
不発明の目的は、発熱部であるＦ Ｂ Ｔ部分と相対す
るガリウム砒素基板表面を台形台状に削除する事に依り
、熱抵抗全減少させた構造を持ち回路損失の小さいＭＭ
ＩＣ型電力増幅器を供給する事にある。
るガリウム砒素基板表面を台形台状に削除する事に依り
、熱抵抗全減少させた構造を持ち回路損失の小さいＭＭ
ＩＣ型電力増幅器を供給する事にある。
（発明の構成）
不発明によれば、半絶縁性ガリウム砒素基板の主表面上
に形成されたＭＩＣ型電力増幅器に於いて、能動素子で
あるＦＥＴ部分と相対する前記半絶縁性ガリウム砒素基
板裏面を台形台状に削除した形状を有し、かつ削除され
た該台形台テーパ一部に相対する前記ガリウム砒素基板
主成面上の整合回路紛路において、テーパー状線路を有
し渇Ｎ−ｆＣ型電力増幅器が得られる。
に形成されたＭＩＣ型電力増幅器に於いて、能動素子で
あるＦＥＴ部分と相対する前記半絶縁性ガリウム砒素基
板裏面を台形台状に削除した形状を有し、かつ削除され
た該台形台テーパ一部に相対する前記ガリウム砒素基板
主成面上の整合回路紛路において、テーパー状線路を有
し渇Ｎ−ｆＣ型電力増幅器が得られる。
（発明の実施例）
以下、図面を参照して不発明ｔより詳細に説明する。
第１図は、不発明全適用したＭＭＩＣの実施例として構
成されたＭＭＩＣ型篭力増幅器チップの平面図を示す。
成されたＭＭＩＣ型篭力増幅器チップの平面図を示す。
第２図は横断面図である。半絶禮性ガリウム砒素基板１
上には選択イオン注入等の方法にてｌｉ’ Ｅ Ｔの活
性層２が形成されている。素子及び整合回路は、通常の
ガリウム砒素集積回路製造プロセスによシ形成される。
上には選択イオン注入等の方法にてｌｉ’ Ｅ Ｔの活
性層２が形成されている。素子及び整合回路は、通常の
ガリウム砒素集積回路製造プロセスによシ形成される。
ＦＥＴのゲート３゜ドレイン４は整合回路５とつながり
、ポンディングパッド６から外部回路と接続される。又
、ソース７はバイアホール８により接地電極９と接続さ
れる。基板１の裏面はエツチング等の方法で台形台状で
かつ活性層に遅しないように削除されている。
、ポンディングパッド６から外部回路と接続される。又
、ソース７はバイアホール８により接地電極９と接続さ
れる。基板１の裏面はエツチング等の方法で台形台状で
かつ活性層に遅しないように削除されている。
ＭＭｉＣ型電力増幅器は、金属上にロー材は等の方法で
組み立てられ、不発明の空孔がロー材により塞さがれる
事で熱抵抗が減少される。更に、整合回路部の基板厚が
厚い為に損失も少ない。又、削除部テーパ一部１１の傾
斜に対応して整合回路５Ｖ）ｉ路をテーパー状１２にす
る事で整合回路のインピーダンスを一定に保っており、
整合回路の整合性全損ってはいない、削除部底部１３は
平担である事から、数１０ＧＨｚに於いてもＢ’ Ｅ
Ｔの機能を低下させない。
組み立てられ、不発明の空孔がロー材により塞さがれる
事で熱抵抗が減少される。更に、整合回路部の基板厚が
厚い為に損失も少ない。又、削除部テーパ一部１１の傾
斜に対応して整合回路５Ｖ）ｉ路をテーパー状１２にす
る事で整合回路のインピーダンスを一定に保っており、
整合回路の整合性全損ってはいない、削除部底部１３は
平担である事から、数１０ＧＨｚに於いてもＢ’ Ｅ
Ｔの機能を低下させない。
不発明による形状は、エツチング等の方法によって容易
に製作し得る形状であることは日−′）までもない。
に製作し得る形状であることは日−′）までもない。
第１図は不発明の一実施例をだすＭＭ ｌ Ｃ型電力増
幅器の平面図であり、第２図はその横断面図である。 １・・・・・ガリウム砒素基板、２・・・・・・油性層
、３・・・・・・ゲート電極、４・・・・・・ドレイン
電極、５・・・・・・整合回路、６・・・・・・ポンデ
ィングパッド、７・・・・・・ソース電極、８・・・・
・・バイアホール、９・・・・・接地電極、１０・・・
・・・削除部、１１・・・・・・削除部テーパ一部、１
２・・・・・・整合回路テーパ一部、１３・・・・・・
削除部底部・
幅器の平面図であり、第２図はその横断面図である。 １・・・・・ガリウム砒素基板、２・・・・・・油性層
、３・・・・・・ゲート電極、４・・・・・・ドレイン
電極、５・・・・・・整合回路、６・・・・・・ポンデ
ィングパッド、７・・・・・・ソース電極、８・・・・
・・バイアホール、９・・・・・接地電極、１０・・・
・・・削除部、１１・・・・・・削除部テーパ一部、１
２・・・・・・整合回路テーパ一部、１３・・・・・・
削除部底部・
Claims (1)
- 半絶縁性ガリウム砒素基板の主表面上に形成されたマイ
クロ波モノリシック集積回路型電力増幅器に於いて、能
動素子部分と相対する前記半絶縁性ガリウム砒素基板裏
面に穴部を有し、かつ該穴部の側壁に相対する前記ガリ
ウム砒素基板主表面上の整合回路線路にテーパ一部を有
する事を特許とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58242566A JPS60134483A (ja) | 1983-12-22 | 1983-12-22 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58242566A JPS60134483A (ja) | 1983-12-22 | 1983-12-22 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60134483A true JPS60134483A (ja) | 1985-07-17 |
| JPH0116029B2 JPH0116029B2 (ja) | 1989-03-22 |
Family
ID=17090981
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58242566A Granted JPS60134483A (ja) | 1983-12-22 | 1983-12-22 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60134483A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7834461B2 (en) | 2006-09-27 | 2010-11-16 | Nec Electronics Corporation | Semiconductor apparatus |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51112185A (en) * | 1975-03-06 | 1976-10-04 | Nec Corp | Field effect transistor |
| JPS5674946A (en) * | 1979-11-22 | 1981-06-20 | Nec Corp | Microwave circuit substrate |
| JPS5846571U (ja) * | 1981-09-26 | 1983-03-29 | 石井 順次 | 組紐カツタ− |
-
1983
- 1983-12-22 JP JP58242566A patent/JPS60134483A/ja active Granted
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51112185A (en) * | 1975-03-06 | 1976-10-04 | Nec Corp | Field effect transistor |
| JPS5674946A (en) * | 1979-11-22 | 1981-06-20 | Nec Corp | Microwave circuit substrate |
| JPS5846571U (ja) * | 1981-09-26 | 1983-03-29 | 石井 順次 | 組紐カツタ− |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7834461B2 (en) | 2006-09-27 | 2010-11-16 | Nec Electronics Corporation | Semiconductor apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0116029B2 (ja) | 1989-03-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3986196A (en) | Through-substrate source contact for microwave FET | |
| US4956697A (en) | Microwave monolithic integrated circuit with heat radiating electrode | |
| WO1992002954A1 (en) | High power, compound semiconductor device and fabrication process | |
| JPS59123270A (ja) | モノリシツク回路 | |
| US7303947B1 (en) | Source bridge for cooling and/or external connection | |
| JPS60134483A (ja) | 半導体装置 | |
| JPH09213730A (ja) | 高周波用モジュール基板およびそれを用いた高周波電力増幅モジュール | |
| US5889297A (en) | High frequency semiconductor device with slots | |
| JPH06326330A (ja) | 半導体装置及びその製造方法 | |
| JP3441974B2 (ja) | 半導体装置の構造及び製造方法 | |
| JPS6053089A (ja) | 半導体装置 | |
| JP2000106386A (ja) | 高周波増幅器 | |
| US6521972B1 (en) | RF power transistor having low parasitic impedance input feed structure | |
| JP3302811B2 (ja) | マイクロ波半導体装置 | |
| JP3493152B2 (ja) | 半導体装置 | |
| JPH079980B2 (ja) | 半導体装置の製造方法 | |
| JPS6238881B2 (ja) | ||
| JPH02168632A (ja) | 電界効果トランジスタ及び信号伝送線路 | |
| JPH07142626A (ja) | 半導体装置 | |
| JP3168969B2 (ja) | 電界効果トランジスタおよび集積回路、電界効果トランジスタあるいは集積回路の製造方法 | |
| JPS629733Y2 (ja) | ||
| JPS5846571Y2 (ja) | 高周波回路装置 | |
| JPH05243396A (ja) | 半導体装置及びその製造方法 | |
| JPH10200312A (ja) | マイクロ波集積回路 | |
| JP2520584B2 (ja) | 半導体装置 |