JPH0116029B2 - - Google Patents

Info

Publication number
JPH0116029B2
JPH0116029B2 JP58242566A JP24256683A JPH0116029B2 JP H0116029 B2 JPH0116029 B2 JP H0116029B2 JP 58242566 A JP58242566 A JP 58242566A JP 24256683 A JP24256683 A JP 24256683A JP H0116029 B2 JPH0116029 B2 JP H0116029B2
Authority
JP
Japan
Prior art keywords
gallium arsenide
arsenide substrate
semi
matching circuit
mmic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP58242566A
Other languages
English (en)
Other versions
JPS60134483A (ja
Inventor
Fumiaki Emori
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP58242566A priority Critical patent/JPS60134483A/ja
Publication of JPS60134483A publication Critical patent/JPS60134483A/ja
Publication of JPH0116029B2 publication Critical patent/JPH0116029B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/80Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/812Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Waveguides (AREA)
  • Junction Field-Effect Transistors (AREA)

Description

【発明の詳細な説明】 (発明の技術分野) 本発明は、半絶縁性ガリウム砒素基板上に形成
された超高周波波帯用薄膜集積回路型電力増幅器
の構造に関する。
(従来技術) ガリウム砒素基板上に電界効果トランジスタ
(以下FETと称す)構造を有する能動素子とこの
能動素子の機能を発揮させるような受動素子から
成るマイクロ波モノリシツク集積回路(以下
MMICと称す)型電力増幅器は、従来のハイブ
リツド型増幅器に比べて高周波特性に優れ、小
型、低価格が可能であり、且つ信頼性も高い事か
ら特に数10GHz領域に於いて実用化の必要を迫ら
れている。
従来、MMIC電力増幅器に於いて大きな高周
波出力が電力を得る為には能動素子FETに印加
する直流バイアス電力を大きくする必要がある。
これに伴ないFET接合部からの発熱量が大きく
なり、高周波特性及び信頼度が低下すると共に
MMICチツプ上の回路配置も制限されるという
欠点があつた。
一般に、MMIC型電力増幅器は、熱伝導の良
い金属上にAu―Siなどによるロー付け等の方法
で装着し使用される。よつて、従来は熱抵抗を減
らす為にガリウム砒素基板厚を薄くする事で対処
していた。ここで基板上の分布定数線路の線路幅
と特性インピーダンスは基板厚に関係する。特性
インピーダンスを一定に保つ為には、基板厚を薄
くした場合それに比例して線路幅を細くする必要
があり、その結果線路損失が大きくなる。従つ
て、従来の方法に依れば、受動素子で構成される
整合回路の損失が、時としてFETの機能を上回
る程、大きくなる欠点があつた。
一方、線路幅の広い低損失線路の使用が考えら
れるが、小型化に反する上、低インピーダンス線
路となる為、超高周波帯での整合回路の整合性を
考えると好ましくない。
以上の理由に依り、従来方法のMMIC型電力
増幅器では、熱抵抗の低減と回路損失の低減を共
に実現する事はできなかつた。
(発明の目的) 本発明の目的は、発熱部であるFET部分と相
対するガリウム砒素基板裏面を台形台状に削除す
る事に依り、熱抵抗を減少させた構造を持ち回路
損失の小さいMMIC型電力増幅器を供給する事
にある。
(発明の構成) 本発明によれば、半絶縁性ガリウム砒素基板の
主表面上に形成されたMMIC型電力増幅器に於
いて、能動素子であるFET部分と相対する前記
半絶縁性ガリウム砒素基板裏面を台形台状に削除
した形状を有し、かつ削除された該台形台テーパ
ー部に相対する前記ガリウム砒素基板主表面上の
整合回路線路において、テーパー状線路を有した
MMIC型電力増幅器が得られる。
(発明の実施例) 以下、図面を参照して本発明をより詳細に説明
する。
第1図は、本発明を適用したMMICの実施例
として構成されたMMIC型電力増幅器チツプの
平面図を示す。第2図は横断面図である。半絶縁
性ガリウム砒素基板1上には選択イオン注入等の
方法にてFETの活性層2が形成されている。素
子及び整合回路は、通常のガリウム砒素集積回路
製造プロセスにより形成される。FETのゲート
3、ドレイン4は整合回路5とつながり、ボンデ
イングパツド6から外部回路と接続される。又、
ソース7はバイアホール8により接地電極9と接
続される。基板1の裏面はエツチング等の方法で
台形台状でかつ活性層に達しないように削除され
ている。
MMIC型電力増幅器は、金属上にロー付け等
の方法で組み立てられ、本発明の空孔がロー材に
より塞さがれる事で熱抵抗が減少される。更に、
整合回路部の基板厚が厚い為に損失も少ない。
又、削除部テーパー部11の傾斜に対応して整合
回路5の線路をテーパー状12にする事で整合回
路のインピーダンスを一定に保つており、整合回
路の整合性を損つてはいない。削除部底部13は
平担である事から、数10GHzに於いてもFETの機
能を低下させない。
本発明による形状は、エツチング等の方法によ
つて容易に製作し得る形状であることは言うまで
もない。
【図面の簡単な説明】
第1図は本発明の一実施例を示すMMIC型電
力増幅器の平面図であり、第2図はその横断面図
である。 1……ガリウム砒素基板、2……活性層、3…
…ゲート電極、4……ドレイン電極、5……整合
回路、6……ボンデイングパツド、7……ソース
電極、8……バイアホール、9……接地電極、1
0……削除部、11……削除部テーパー部、12
……整合回路テーパー部、13……削除部底部。

Claims (1)

    【特許請求の範囲】
  1. 1 半絶縁性ガリウム砒素基板の主表面上に形成
    されたマイクロ波モノリシツク集積回路型電力増
    幅器に於いて、能動素子部分と相対する前記半絶
    縁性ガリウム砒素基板裏面に台形台状でかつ活性
    層に達しない穴部を有し、前記穴部を含んで前記
    半絶縁性ガリウム砒素基板裏面上に接地電極を有
    し、かつ前記ガリウム砒素基板主表面上に設けら
    れる整合回路線路は、前記穴部の側壁に相対する
    部分に、前記整合回路線路の特性インピーダンス
    を一定に保つべく、テーパー部を有する事を特徴
    とする半導体装置。
JP58242566A 1983-12-22 1983-12-22 半導体装置 Granted JPS60134483A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58242566A JPS60134483A (ja) 1983-12-22 1983-12-22 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58242566A JPS60134483A (ja) 1983-12-22 1983-12-22 半導体装置

Publications (2)

Publication Number Publication Date
JPS60134483A JPS60134483A (ja) 1985-07-17
JPH0116029B2 true JPH0116029B2 (ja) 1989-03-22

Family

ID=17090981

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58242566A Granted JPS60134483A (ja) 1983-12-22 1983-12-22 半導体装置

Country Status (1)

Country Link
JP (1) JPS60134483A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5117698B2 (ja) 2006-09-27 2013-01-16 ルネサスエレクトロニクス株式会社 半導体装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS51112185A (en) * 1975-03-06 1976-10-04 Nec Corp Field effect transistor
JPS5674946A (en) * 1979-11-22 1981-06-20 Nec Corp Microwave circuit substrate
JPS5846571U (ja) * 1981-09-26 1983-03-29 石井 順次 組紐カツタ−

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS51112185A (en) * 1975-03-06 1976-10-04 Nec Corp Field effect transistor
JPS5674946A (en) * 1979-11-22 1981-06-20 Nec Corp Microwave circuit substrate
JPS5846571U (ja) * 1981-09-26 1983-03-29 石井 順次 組紐カツタ−

Also Published As

Publication number Publication date
JPS60134483A (ja) 1985-07-17

Similar Documents

Publication Publication Date Title
CA1057411A (en) Through-substrate source contact for microwave fet
US4956697A (en) Microwave monolithic integrated circuit with heat radiating electrode
US5449930A (en) High power, compound semiconductor device and fabrication process
JPS59123270A (ja) モノリシツク回路
US7303947B1 (en) Source bridge for cooling and/or external connection
JPH0116029B2 (ja)
JP2000106386A (ja) 高周波増幅器
JPH06326330A (ja) 半導体装置及びその製造方法
JPH0575314A (ja) マイクロ波集積回路素子
JP3493152B2 (ja) 半導体装置
JPS5846571Y2 (ja) 高周波回路装置
JP3168969B2 (ja) 電界効果トランジスタおよび集積回路、電界効果トランジスタあるいは集積回路の製造方法
JPS6238881B2 (ja)
JP2674750B2 (ja) 半導体装置
JP3196752B2 (ja) 半導体集積回路装置とその製造方法
JPH079980B2 (ja) 半導体装置の製造方法
KR0132486B1 (ko) 엠엠아이씨용 귀환증폭기의 제조방법
JPH07142626A (ja) 半導体装置
JP3499495B2 (ja) マイクロ波半導体増幅器
JP3093230B2 (ja) 半導体集積回路
JPH0527262B2 (ja)
JPH06318805A (ja) 高周波半導体装置
KR950003237B1 (ko) 고출력 반도체 장치
JPS597224B2 (ja) フリツプチツプ装着体
JPS629733Y2 (ja)