JPS60134413A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS60134413A JPS60134413A JP58242993A JP24299383A JPS60134413A JP S60134413 A JPS60134413 A JP S60134413A JP 58242993 A JP58242993 A JP 58242993A JP 24299383 A JP24299383 A JP 24299383A JP S60134413 A JPS60134413 A JP S60134413A
- Authority
- JP
- Japan
- Prior art keywords
- film
- amorphous
- glass substrate
- annealing
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02488—Insulating materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02491—Conductive materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02494—Structure
- H01L21/02496—Layer structure
- H01L21/02502—Layer structure consisting of two layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Materials Engineering (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔技術分野〕
本発明は、ガラス基板上にRi薄膜半導体装置を製造す
る場合の製造方法に関する。
る場合の製造方法に関する。
従来、多結晶Si嘆を用いfr 8?:薄膜半導体装置
は石英基板上に通例であった。
は石英基板上に通例であった。
しかし、上記従来技術では石英基板が高価であるという
欠点がありtCo 〔目的〕 本発明は、かかる従来技術の欠点をなくし、廉価なガラ
ス基板上にでも多結晶Si嘆による薄膜半導体装置が製
造できること及びアモルファス膜半導体装置と多結晶s
i嘆岸導体装置とが併存できるようにすることを目的と
する。
欠点がありtCo 〔目的〕 本発明は、かかる従来技術の欠点をなくし、廉価なガラ
ス基板上にでも多結晶Si嘆による薄膜半導体装置が製
造できること及びアモルファス膜半導体装置と多結晶s
i嘆岸導体装置とが併存できるようにすることを目的と
する。
上記目的を達成するための本発明の基本的な構成は、半
導体装置の製造方法に関し、ガラス基板表面にはシリコ
ン窒化膜ヌは酸化膜が形成さね、該シリコン窒化膜又は
酸化膜表面にはγモルファスSZ膜を形成し、該アモル
ファス5illiの少くとも一部または全部をレーザー
・アニール、光アニ−に、 liti線アニール、イン
オ・ビーム°アニール等のアニール処理により多結晶g
i層化し、該多結晶1ili層にはMOB型FET等の
半導体装置が形成されて成ることを特徴とすること、及
び残存アモルファスSi層はホト・ダイオード等の半導
体装置となすことを特徴とする。
導体装置の製造方法に関し、ガラス基板表面にはシリコ
ン窒化膜ヌは酸化膜が形成さね、該シリコン窒化膜又は
酸化膜表面にはγモルファスSZ膜を形成し、該アモル
ファス5illiの少くとも一部または全部をレーザー
・アニール、光アニ−に、 liti線アニール、イン
オ・ビーム°アニール等のアニール処理により多結晶g
i層化し、該多結晶1ili層にはMOB型FET等の
半導体装置が形成されて成ることを特徴とすること、及
び残存アモルファスSi層はホト・ダイオード等の半導
体装置となすことを特徴とする。
以下、実施例により本発明を詳述する。
第1図乃至第5図は本発明の一実施例を示すMO5fJ
F Pi Tの製造工程順の断面図である。すなわち、
(1)コーニング7059ガラス等からなるガラス基板
1の表面にはcr電極2が形成され、(2)光aVD法
によりPIisN4Ill 5がゲート絶縁膜として形
成され(3)アモルファス5illl14がプラズマC
vD法により形成され、xgフラ・lシュランプ光5に
よりアモルファスBi膜4の一部が各結晶化ei膜6と
なり、(41# 多結晶化8i膜6をフォト・エツチン
グ処理紀より残して、(5)N極6.7を形成してMO
8FF;Tを形成する。
F Pi Tの製造工程順の断面図である。すなわち、
(1)コーニング7059ガラス等からなるガラス基板
1の表面にはcr電極2が形成され、(2)光aVD法
によりPIisN4Ill 5がゲート絶縁膜として形
成され(3)アモルファス5illl14がプラズマC
vD法により形成され、xgフラ・lシュランプ光5に
よりアモルファスBi膜4の一部が各結晶化ei膜6と
なり、(41# 多結晶化8i膜6をフォト・エツチン
グ処理紀より残して、(5)N極6.7を形成してMO
8FF;Tを形成する。
尚、アモルファスBi膜4け一部残存させて、フォト・
〃゛イオード負荷抵抗MOSFET等に用いても良いこ
とは言うまでもない。
〃゛イオード負荷抵抗MOSFET等に用いても良いこ
とは言うまでもない。
本発明の如く、ガラス基板上に多結晶Si層を形成する
ことにより、TPTが廉価にできると共にアモルファス
s7によるTPTよりも高速なTPTが製作できる効果
がある。
ことにより、TPTが廉価にできると共にアモルファス
s7によるTPTよりも高速なTPTが製作できる効果
がある。
第1図乃至第5図は本発明の火施例を示十TFTの製作
工程順の断面図である。 1・・ガラス基板 2・・ゲートw葎 3・・S?;sN<膜4・・アモルファスsi膜5・・
光アニール 6・・多結晶Bi膜出出願人株式会社 諏
訪精工舎 代理人 弁理士 量子 務
工程順の断面図である。 1・・ガラス基板 2・・ゲートw葎 3・・S?;sN<膜4・・アモルファスsi膜5・・
光アニール 6・・多結晶Bi膜出出願人株式会社 諏
訪精工舎 代理人 弁理士 量子 務
Claims (1)
- 【特許請求の範囲】 1)ガラス基板表面にはシリコン窒化膜又は酸化膜が形
成さね、該シリコン窒化膜又は酸化膜表面にはγモルフ
アメ5inf形成シ、該アモルファスSi膜の少なくと
も一部または全部をレーザー−アニール、光アニール、
電子線アニール、イオンビームアニール等のア゛ニール
処理により多結晶8i層化17、紋多結晶si層にはM
OEI型FKT等の半導体装置が形成されて成ることを
特徴とする半導体装置の製造方法。 2) 残存アモルファスSi層はホト・〃゛イオードと
なすことを特徴とする特許請求範囲第1項記載の半導体
装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58242993A JPS60134413A (ja) | 1983-12-22 | 1983-12-22 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58242993A JPS60134413A (ja) | 1983-12-22 | 1983-12-22 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS60134413A true JPS60134413A (ja) | 1985-07-17 |
Family
ID=17097292
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP58242993A Pending JPS60134413A (ja) | 1983-12-22 | 1983-12-22 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS60134413A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5998089A (en) * | 1996-09-13 | 1999-12-07 | The Institute Of Physical And Chemical Research | Photosensitive resin composition comprising fullerene |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5797619A (en) * | 1980-12-09 | 1982-06-17 | Matsushita Electronics Corp | Formation of semiconductor element |
JPS5797620A (en) * | 1980-12-11 | 1982-06-17 | Fujitsu Ltd | Improvement of crystallinity of semiconductor film |
-
1983
- 1983-12-22 JP JP58242993A patent/JPS60134413A/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5797619A (en) * | 1980-12-09 | 1982-06-17 | Matsushita Electronics Corp | Formation of semiconductor element |
JPS5797620A (en) * | 1980-12-11 | 1982-06-17 | Fujitsu Ltd | Improvement of crystallinity of semiconductor film |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5998089A (en) * | 1996-09-13 | 1999-12-07 | The Institute Of Physical And Chemical Research | Photosensitive resin composition comprising fullerene |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3409542B2 (ja) | 半導体装置の製造方法 | |
JPS59208783A (ja) | 薄膜トランジスタ | |
JPS62124775A (ja) | 傾斜エツチングによる薄膜トランジスタの製造方法および薄膜トランジスタ | |
US4956680A (en) | Thin film transistor | |
JPS60134413A (ja) | 半導体装置の製造方法 | |
JP2865284B2 (ja) | 薄膜半導体デバイス | |
JPS6014474A (ja) | 薄膜トランジスタの製造方法 | |
JPS6230314A (ja) | 結晶性半導体薄膜の製造方法 | |
JP2709376B2 (ja) | 非単結晶半導体の作製方法 | |
JPS6269680A (ja) | 薄膜トランジスタの製造方法 | |
JPH01120070A (ja) | 薄膜トランジスタの製造方法 | |
JPH02130914A (ja) | 薄膜半導体装置 | |
JPS59189676A (ja) | 半導体装置 | |
JP3216173B2 (ja) | 薄膜トランジスタ回路の製造方法 | |
JPH09133928A (ja) | 液晶表示装置用薄膜トランジスタ基板およびその製造方法 | |
JPS60167364A (ja) | 半導体装置の製造方法 | |
JP4211085B2 (ja) | 薄膜トランジスタの製造方法 | |
JP2002319678A (ja) | 薄膜型半導体装置及びその製造方法 | |
JP3469944B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
JPH09129890A (ja) | 多結晶半導体tft、その製造方法、及びtft基板 | |
JP3016486B2 (ja) | 薄膜トランジスタ | |
JP2646614B2 (ja) | 半導体装置の製造方法 | |
JPH0572749B2 (ja) | ||
JPS6468730A (en) | Manufacture of thin film transistor | |
JP2001028449A (ja) | 半導体装置 |