JPS60133737A - 半導体装置実装構造 - Google Patents

半導体装置実装構造

Info

Publication number
JPS60133737A
JPS60133737A JP24163083A JP24163083A JPS60133737A JP S60133737 A JPS60133737 A JP S60133737A JP 24163083 A JP24163083 A JP 24163083A JP 24163083 A JP24163083 A JP 24163083A JP S60133737 A JPS60133737 A JP S60133737A
Authority
JP
Japan
Prior art keywords
semiconductor device
conductive rubber
liquid crystal
mounting structure
pressing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP24163083A
Other languages
English (en)
Inventor
Yoshio Iinuma
飯沼　芳夫
Toshio Kojima
敏夫 小嶋
Akihiko Okano
明彦 岡野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Citizen Holdings Co Ltd
Citizen Watch Co Ltd
Original Assignee
Citizen Holdings Co Ltd
Citizen Watch Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Citizen Holdings Co Ltd, Citizen Watch Co Ltd filed Critical Citizen Holdings Co Ltd
Priority to JP24163083A priority Critical patent/JPS60133737A/ja
Publication of JPS60133737A publication Critical patent/JPS60133737A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Die Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置の実装構造に関する。
〔従来技術と問題点〕
最近、液晶表示体のガラス基板上、或いはセラミック等
の回路基板上に多数のＬＳＩがボンディングされる例が
多くなってきた。然るに同一基板上に多数のＩＣを接続
する場合、歩留りが低下し大きな問題となっている。例
えばＩＣ１個のボンディングの良品率が９５％でも同一
基板上に１０個ボンディングすると６０％に低下してし
まう。
特に多画素を有する液晶表示体のガラス基板上に多数の
ＩＣを接続する場合、液晶表示体が高価な場合が多く、
コスト上大きな問題であった。
〔発明の目的〕
本発明の目的はかかる点に着目し、基板上に多数のＬＳ
Ｉ等の半導体装置を接続しても不良箇所の修正が可能な
実装構造を提供する事にある。
本発明の他の目的は液晶表示体等低温処理しか出来ない
装置にも適用可能な実装構造を提供する事にある。
〔発明の構成〕
上記目的を達成するため、本発明の要旨とするところは
基板と半導体装置が導電性ゴムを介してバネ等の弾性部
材で圧接された構成となっていて、この状態で良否の検
査を行ない不良箇所の半導体装置はバネをはずして交換
し、再度検査を行なって完全に良品である事が確認され
た後、樹脂封止を行える実装構造となっている。
〔発明の実施例〕
次に本発明を図面にて説明する。第１図、第２図は、そ
れぞれ本発明に基づく１実施例で、液晶表示体にＩＣを
実装した平面図及び断面図である。
１は上ガラス基板、２は下ガラス基板、３．４はそれぞ
れ上、下偏光板、５はＩＣでＡｕバンプ５ａを有する。
６はガイド枠でＩＣ５及び、導電ゴムコネクター７をガ
ラス基板１．２上の所定の位置に載置させるため、あら
かじめガラス基板１．２上に固着されている。導電ゴム
コネクター７は、ゴムに炭素粉、金属粉等が混練されて
いる。導電ゴム７ａは絶縁シー）７ｂの所定部分に形成
されている。８は押工バネで、ＩＣ５のはｙ中央を加圧
している。加圧力は１バンプあたり３ｇｒ程度で充分で
ＩＣ５への影響は全く認められない。
又、ガラス基板１．２上に形成されている配線パターン
とＩＣのＡｕバンプ５ａとの接触抵抗は導電ゴム７ａの
種類にもよるが炭素粉入りＳｉゴムでの実験結果では、
第３図に示す如く組立直後は若干高めであるが３０分程
度放置するとはｙ安定する。
本実施例では７個のＩＣが使用されているが組立検査後
不良箇所があれば押工バネ８をはずして導電ゴムコネク
ター７、ＩＣ５等を交換する事ができる。液晶表示体と
して完全に良品である事が確認されたらＩＣ５周辺にエ
ポキシ樹脂９等でモールドしＩＣ５を保護する。
尚、液晶表示体の偏光膜３４は温度が８０°Ｃ以下でな
いと破壊してしまう場合が多いが、室温硬化、或いは６
５°Ｃ程度で硬化する樹脂を使用することによって、Ｉ
Ｃの接続、樹脂モールド工程を低温で実施することが可
能となる。
すなわち室温或いは６５°Ｃ程度で硬化する樹脂を使用
することによって、液晶表示体等耐熱温度の低い装置に
も本発明は適用可能である。
〔発明の効果〕
以上詳述した如く本発明によれば同一基板上に多数のＩ
Ｃを実装する場合でもＩＣ、コネクター等の交換が可能
であるから、歩留りを飛躍的に向上させ、コストを大巾
に下げる事ができる。
又、多画素を有し、駆動ＩＣを多数個必要とする大型液
晶パネル等では液晶表示パネルに直接ＩＣを搭載する事
が可能となり駆動ＩＣを含む容積が大巾に小型化する事
ができろ。
さらに本発明は耐熱温度の低い装置にも適用可能である
。したがって本発明はコスト面、小型化、実施可能範囲
等で多大の効果を有している。
【図面の簡単な説明】
第１図、第２図、第３図は本発明の１実施例を示し、第
１図は平面図、第２図は断面図であり、第３図は実験結
果の一例を示すグラフである。 １・・・・・・液晶表示体の上ガラス、２・・・・・・
液晶表示体の下ガラス、５・・・・・・半導体装置、 ７・・・・・・導電ゴムコネクター、６・・・・・・ガ
イド枠、８・・・・・・押工バネ、９・・・・・モール
ド４ｔｌ。 第１図 第２図

Claims (1)

    【特許請求の範囲】
  1. 半導体装置が導電ゴムを介して基板に加圧接続された吏
    ま樹脂封止されている事を特徴とする半導体装置実装構
    造。
JP24163083A 1983-12-21 1983-12-21 半導体装置実装構造 Pending JPS60133737A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP24163083A JPS60133737A (ja) 1983-12-21 1983-12-21 半導体装置実装構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24163083A JPS60133737A (ja) 1983-12-21 1983-12-21 半導体装置実装構造

Publications (1)

Publication Number Publication Date
JPS60133737A true JPS60133737A (ja) 1985-07-16

Family

ID=17077174

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24163083A Pending JPS60133737A (ja) 1983-12-21 1983-12-21 半導体装置実装構造

Country Status (1)

Country Link
JP (1) JPS60133737A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4878108A (en) * 1987-06-15 1989-10-31 International Business Machines Corporation Heat dissipation package for integrated circuits

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4878108A (en) * 1987-06-15 1989-10-31 International Business Machines Corporation Heat dissipation package for integrated circuits

Similar Documents

Publication Publication Date Title
KR100686788B1 (ko) 플렉시블 회로기판의 압착구조
KR100242613B1 (ko) 액정장치, 액정장치의 제조 방법 및 전자기기
US6501525B2 (en) Method for interconnecting a flat panel display having a non-transparent substrate and devices formed
US5311341A (en) Connection structure between a tab film and a liquid crystal panel
JPH08186156A (ja) 電子部品の接続方法
US7893550B2 (en) Semiconductor package comprising alignment members
KR100504220B1 (ko) 칩온 유리액정 표시장치
JPS60133737A (ja) 半導体装置実装構造
JP4075323B2 (ja) 回路基板の接合方法
KR0160960B1 (ko) 상호접속 구조물을 구비한 기판을 포함하는 전자장치
JPH08304845A (ja) 液晶表示装置
JPH10308413A (ja) 電子部品及び電子部品搭載モジュール
JP2000150584A (ja) 半導体素子実装装置
KR100476525B1 (ko) 탭아이.시와이를채용한액정표시소자모듈및그제조방법
JPH10144727A (ja) 半導体素子の実装方法および半導体素子を実装した電子装置
JPH03244140A (ja) 半導体装置
JPH0318826A (ja) 液晶表示素子
JP3004317B2 (ja) 液晶表示装置
JPH08292445A (ja) 液晶表示装置
JPH08293526A (ja) 電極端子の接合方法およびその接合構造
KR0164065B1 (ko) 이방성 도전 고무
JP2002244146A (ja) 不透明基板を具えたフラットパネルディスプレイの内部連接方法とそれにより形成される装置
JPS62281340A (ja) 接続体
JP2004214373A (ja) バンプ付き半導体素子およびその実装方法
JPS61210648A (ja) デイスプレイパネルの実装体