JPS60129975A - 直流分再生回路 - Google Patents
直流分再生回路Info
- Publication number
- JPS60129975A JPS60129975A JP23639383A JP23639383A JPS60129975A JP S60129975 A JPS60129975 A JP S60129975A JP 23639383 A JP23639383 A JP 23639383A JP 23639383 A JP23639383 A JP 23639383A JP S60129975 A JPS60129975 A JP S60129975A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- dropout
- component
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10009—Improvement or modification of read or write signals
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は磁気記録再生装置において、ディジタル信号の
記録再生を行う場合に必要な直流分再生回路に関するも
のである。
記録再生を行う場合に必要な直流分再生回路に関するも
のである。
、磁気テープ等を記録媒体とするディジタル磁気記録再
生装置において信号検出方式として再生信号全積分する
ことにより、再生時の磁気ヘッドの微分特性を補正して
得た信号全電圧比較器を通じてパ1″および0”の判定
を行って原叩録ディジタル信号全再生する積分検出方式
がある。積分検出方式においては、再生ヘッドおよび再
生増幅器初段で発生し、積分回路によって強調される低
周波成分の雑音の影響を少なくするために、低域阻止P
波器により低域周波数成分を取り除いた後直流分再生回
路によって低域周波数成分全再生して電圧比較器に導く
ことが行われる。このような直流分再生回路として第一
1図に示すような量子化帰還法による直流分再生回路が
ある。第1図において入力端子11には再生ヘッドから
の信号全増幅し等化された後低域阻止p波器により低周
波成分を取り除いた再生信号が入力される。入力された
再生信号は加算回路12を介して識別回路13とクロッ
ク同期回路14に加えられ、クロック同期回路14で再
生されたクロック信号によっ−で再生信号が識別回路1
3で識別整形される。識別回路13の出力は低域通過p
波器15を介して加算器に加えら−れ、端子11からの
再生信号と加えられる。低域通AP波器15の出力は識
別回路13の出力の直流分及び低周波成分であり、再生
信号に加えられて直流分が再生される。このような量子
化帰還法を使った第1図の直流分再生回路においては、
磁性媒体の人陥やゴミ等によって再生信号がドロップア
ウトが起こった時には動作が不安定となり、ドロップア
ウトがなくなっても正常な直流分再生全行うのに時間が
かかる。すなわち、第1図の直流分再生回路は低い周波
数では一種の正帰還がかかっており、ドロップアウトの
時には不安定となったり、加算回路12が飽和したりす
る為に、ドロップアウトが起った後で正常な動作に回復
するのに時間がかかる。第2図はこのような欠点を改良
した回路である。第2図のブロック図において、ドロッ
プアウト検出回路21及びアナログスイッチ22を除き
第1図と同様の構成なので、同じ番号を付し説明を省略
する。第2図の直流分再生回路においては、入力端子1
1から入力されるドロン1アウトを含む再生信号からド
ロップアウト検出回路21によってドロノブアウト全検
出し、ドロップアウトが起きた時、スイッチ回路22に
よって回路を開いて、識別回路13と低域通過戸波器1
5を切り離してドロップアウト時の不安定さを取り除い
ている。しかしながら第2図におけるドロップアウト検
出回路21は再生信号のピーク検波回路等のアナログ回
路で構成しなければならない為に、、I C化するのが
難しいという欠点があった。
生装置において信号検出方式として再生信号全積分する
ことにより、再生時の磁気ヘッドの微分特性を補正して
得た信号全電圧比較器を通じてパ1″および0”の判定
を行って原叩録ディジタル信号全再生する積分検出方式
がある。積分検出方式においては、再生ヘッドおよび再
生増幅器初段で発生し、積分回路によって強調される低
周波成分の雑音の影響を少なくするために、低域阻止P
波器により低域周波数成分を取り除いた後直流分再生回
路によって低域周波数成分全再生して電圧比較器に導く
ことが行われる。このような直流分再生回路として第一
1図に示すような量子化帰還法による直流分再生回路が
ある。第1図において入力端子11には再生ヘッドから
の信号全増幅し等化された後低域阻止p波器により低周
波成分を取り除いた再生信号が入力される。入力された
再生信号は加算回路12を介して識別回路13とクロッ
ク同期回路14に加えられ、クロック同期回路14で再
生されたクロック信号によっ−で再生信号が識別回路1
3で識別整形される。識別回路13の出力は低域通過p
波器15を介して加算器に加えら−れ、端子11からの
再生信号と加えられる。低域通AP波器15の出力は識
別回路13の出力の直流分及び低周波成分であり、再生
信号に加えられて直流分が再生される。このような量子
化帰還法を使った第1図の直流分再生回路においては、
磁性媒体の人陥やゴミ等によって再生信号がドロップア
ウトが起こった時には動作が不安定となり、ドロップア
ウトがなくなっても正常な直流分再生全行うのに時間が
かかる。すなわち、第1図の直流分再生回路は低い周波
数では一種の正帰還がかかっており、ドロップアウトの
時には不安定となったり、加算回路12が飽和したりす
る為に、ドロップアウトが起った後で正常な動作に回復
するのに時間がかかる。第2図はこのような欠点を改良
した回路である。第2図のブロック図において、ドロッ
プアウト検出回路21及びアナログスイッチ22を除き
第1図と同様の構成なので、同じ番号を付し説明を省略
する。第2図の直流分再生回路においては、入力端子1
1から入力されるドロン1アウトを含む再生信号からド
ロップアウト検出回路21によってドロノブアウト全検
出し、ドロップアウトが起きた時、スイッチ回路22に
よって回路を開いて、識別回路13と低域通過戸波器1
5を切り離してドロップアウト時の不安定さを取り除い
ている。しかしながら第2図におけるドロップアウト検
出回路21は再生信号のピーク検波回路等のアナログ回
路で構成しなければならない為に、、I C化するのが
難しいという欠点があった。
本発明はこのような事情全考慮してなされたもので、そ
の目的とするところは、ドロップアウトが起った時でも
安定に働く、IC化の容易な量子化帰還法による直流分
再生回路を提供することにある。
の目的とするところは、ドロップアウトが起った時でも
安定に働く、IC化の容易な量子化帰還法による直流分
再生回路を提供することにある。
本発明は再生信号を識別した識別、回路出力のディジタ
ル信号から、磁気記録再生装置に使用している変調方式
によって定められた最大反転間隔より反転間隔の長い期
間を検出し、検出された期間は量子化帰還法による直流
分再生回路の低域通過F波器に加える識別回路出力全阻
止して、ドロップアウト等によって再生信号が異常にな
った後でも、量子化帰還が早く正常の動作に回復するよ
うにしたものである。
ル信号から、磁気記録再生装置に使用している変調方式
によって定められた最大反転間隔より反転間隔の長い期
間を検出し、検出された期間は量子化帰還法による直流
分再生回路の低域通過F波器に加える識別回路出力全阻
止して、ドロップアウト等によって再生信号が異常にな
った後でも、量子化帰還が早く正常の動作に回復するよ
うにしたものである。
このようにして、本発明によれば、識別回路出力のディ
ジタル信号を使って異常全検出し、イ芙出された期間は
量子化帰環を行わないので、ドロップアウト検出回路を
使った従来の第2図の直流分再生回路と同様にドロップ
アウト時の動作が安定で、ドロップアウト後の正常動作
への回復が早いと共に、IC化し易い異常検出回路を持
つ直流分再生回路全構成出来るという利点がある。
ジタル信号を使って異常全検出し、イ芙出された期間は
量子化帰環を行わないので、ドロップアウト検出回路を
使った従来の第2図の直流分再生回路と同様にドロップ
アウト時の動作が安定で、ドロップアウト後の正常動作
への回復が早いと共に、IC化し易い異常検出回路を持
つ直流分再生回路全構成出来るという利点がある。
以下、図面を参照して本発明の一実施例を説明する。第
3図は本発明の直流分再生回路の概略ブロック図であり
、第4図は第3図の直流分再生回路の異常検、出回路の
詳細な回路の一例であり、磁気記録再生装置の変調方式
が3 PM (Three Pos i t ionM
odn l a t i on )方式の場合について
示しである。第3図のブロック図において異常検出回路
31.スイッチ回路32を除き、従来例の第1図のブロ
ック図と同様の構成なので、第1図と同じ番号を付し説
明全省略する。第3図において異常検出回路31は識別
回路13の出力のディジタル信号を入力とし、変調方式
によって定まる最大反転間隔よりも大きい反転間隔が続
く期間全検出し、識別回路13と低域通過戸波器15の
間に挿入されたスイッチ回路3・2の開閉を制御して、
異常時には量子化帰還路全切り離す働きをする。従って
、ドロップアウト時等に変調方式による最大反転間隔よ
りも反転間隔が続く時には、量子化帰還法による直流分
再生回路全動作させないようにして、ドロップアウト時
の不安定やドロップアウト後の直流分再生回路の正常動
作への回復を早める。第4図は変調方式が3PM方式の
場合の異常検出回路31の−例で、端子41にはクロッ
ク信号が、端子42には識別回路13の出力が入力され
る。端子42から入力された信号はDクリップフロップ
43のD入力と排他的論理和回路44に入力され、排他
的論理和回路44の他の入力にはDフリップフロップ4
3のQ出力が入力される。排他的論理和回路44の出力
は12ビツトシフトレンスタ45に入力され、12ビツ
トシフトレジスタ45の12の並列出力は12入力のA
ND回路46に入力されるト共に12ビツトシフトレジ
スク45の最終段の出力はDフリップフロップ47のD
入力に入力さ、れる。Dフリップフロップ47のQ出力
ばNAND回路48に入力され、NAND回路48の出
力が12ビツトソフトレジスタ49に入力される。12
ビツトシフトレジスタ49の12の並列出力は12入力
のAND回路50に入力されると共に12ビツトシフト
レジスタ49の最終段の出力はAND回路51に入力さ
れる。一方AND回路46の出力とAND回路50の出
力はNAND回路52に入力され、NAND回路52の
出力がNAND回路j回路式8されると共に、AND回
路50の出力がAND回路51に入力さ才する。Dフリ
ップフロップ43.47と12ビットシフトレジスタ4
5.49のクロック端子には端子41よりクロック信号
がそれぞれ供給される。このように構成された異常検出
回路31は、12ビツトシフトレジスタ450入力にお
いて端子42からの入力信号が反転?起した後の1ピツ
トは0″となり、反転がない時にばl# となる。すな
わち、12ビツトシフトレジスタ45の入力はBPMP
M方コードワード列金インバータ全通して逆相としたも
のとなる。
3図は本発明の直流分再生回路の概略ブロック図であり
、第4図は第3図の直流分再生回路の異常検、出回路の
詳細な回路の一例であり、磁気記録再生装置の変調方式
が3 PM (Three Pos i t ionM
odn l a t i on )方式の場合について
示しである。第3図のブロック図において異常検出回路
31.スイッチ回路32を除き、従来例の第1図のブロ
ック図と同様の構成なので、第1図と同じ番号を付し説
明全省略する。第3図において異常検出回路31は識別
回路13の出力のディジタル信号を入力とし、変調方式
によって定まる最大反転間隔よりも大きい反転間隔が続
く期間全検出し、識別回路13と低域通過戸波器15の
間に挿入されたスイッチ回路3・2の開閉を制御して、
異常時には量子化帰還路全切り離す働きをする。従って
、ドロップアウト時等に変調方式による最大反転間隔よ
りも反転間隔が続く時には、量子化帰還法による直流分
再生回路全動作させないようにして、ドロップアウト時
の不安定やドロップアウト後の直流分再生回路の正常動
作への回復を早める。第4図は変調方式が3PM方式の
場合の異常検出回路31の−例で、端子41にはクロッ
ク信号が、端子42には識別回路13の出力が入力され
る。端子42から入力された信号はDクリップフロップ
43のD入力と排他的論理和回路44に入力され、排他
的論理和回路44の他の入力にはDフリップフロップ4
3のQ出力が入力される。排他的論理和回路44の出力
は12ビツトシフトレンスタ45に入力され、12ビツ
トシフトレジスタ45の12の並列出力は12入力のA
ND回路46に入力されるト共に12ビツトシフトレジ
スク45の最終段の出力はDフリップフロップ47のD
入力に入力さ、れる。Dフリップフロップ47のQ出力
ばNAND回路48に入力され、NAND回路48の出
力が12ビツトソフトレジスタ49に入力される。12
ビツトシフトレジスタ49の12の並列出力は12入力
のAND回路50に入力されると共に12ビツトシフト
レジスタ49の最終段の出力はAND回路51に入力さ
れる。一方AND回路46の出力とAND回路50の出
力はNAND回路52に入力され、NAND回路52の
出力がNAND回路j回路式8されると共に、AND回
路50の出力がAND回路51に入力さ才する。Dフリ
ップフロップ43.47と12ビットシフトレジスタ4
5.49のクロック端子には端子41よりクロック信号
がそれぞれ供給される。このように構成された異常検出
回路31は、12ビツトシフトレジスタ450入力にお
いて端子42からの入力信号が反転?起した後の1ピツ
トは0″となり、反転がない時にばl# となる。すな
わち、12ビツトシフトレジスタ45の入力はBPMP
M方コードワード列金インバータ全通して逆相としたも
のとなる。
この信号は12ビットシフトレジスタ45.Dフリップ
フロップ47.NAND回路48,12ビツトシフトレ
ジスタ49を介してシフトされて行く。正常なりPM方
式で変調された信号が端子42より入力されると、3P
M方式の最大反転間隔は12ピツトなので、12ビツト
シフトレジスタ45の人力で0″の間の′1″の最大の
ビット数は11ビツトである。従って、端子420入力
信号の反転間隔が13ビツト以上になると12ビツトシ
フトレジスタ45に入力した時に12入力のAND回路
46の出力が1″となり同様に12ピントシフトレンス
タ49にシフトされた時にも12入力のAND回路50
の出力が” 1 ”となる。反転間隔が13ビツト以上
になる信号が続く時には、AND回路46.’50の出
力が共に1″ になりNAND回路52の出力が” o
’となるので、J)フリップフロップ47のQ出力で
ある反転がある時のto 1 nの符号がNAND回路
48で阻止される。すなわち反転間隔13ビット以上で
反転を繰返す場合にも12ビツトシフトレジスタ49の
jν終段出力は反転間隔が13ビツト以上である限り“
1″の連続となる。−1,だ、AND回路50の出力が
“′O”の時すなわち反転間隔が12ビット以下の時に
はAND回路51によって12ビツト/フトレジスタ4
9の出力が阻止されてO′ となる。従って、異常検出
回路31の出力であるAND回路51の出力は、反転間
隔が13ビツト以上の信号が続く異常時には”1”とな
り、反転間隔が12ビツト以下の正常時には0″となっ
′C1異常検出力が行われた事になる。異常検出回路3
1の出力が1″の時に第3図のスイッチ回路32を開放
すれば、異常時には直流分再生回路の量子1ヒ帰還が動
作しないようにする事が出来る。
フロップ47.NAND回路48,12ビツトシフトレ
ジスタ49を介してシフトされて行く。正常なりPM方
式で変調された信号が端子42より入力されると、3P
M方式の最大反転間隔は12ピツトなので、12ビツト
シフトレジスタ45の人力で0″の間の′1″の最大の
ビット数は11ビツトである。従って、端子420入力
信号の反転間隔が13ビツト以上になると12ビツトシ
フトレジスタ45に入力した時に12入力のAND回路
46の出力が1″となり同様に12ピントシフトレンス
タ49にシフトされた時にも12入力のAND回路50
の出力が” 1 ”となる。反転間隔が13ビツト以上
になる信号が続く時には、AND回路46.’50の出
力が共に1″ になりNAND回路52の出力が” o
’となるので、J)フリップフロップ47のQ出力で
ある反転がある時のto 1 nの符号がNAND回路
48で阻止される。すなわち反転間隔13ビット以上で
反転を繰返す場合にも12ビツトシフトレジスタ49の
jν終段出力は反転間隔が13ビツト以上である限り“
1″の連続となる。−1,だ、AND回路50の出力が
“′O”の時すなわち反転間隔が12ビット以下の時に
はAND回路51によって12ビツト/フトレジスタ4
9の出力が阻止されてO′ となる。従って、異常検出
回路31の出力であるAND回路51の出力は、反転間
隔が13ビツト以上の信号が続く異常時には”1”とな
り、反転間隔が12ビツト以下の正常時には0″となっ
′C1異常検出力が行われた事になる。異常検出回路3
1の出力が1″の時に第3図のスイッチ回路32を開放
すれば、異常時には直流分再生回路の量子1ヒ帰還が動
作しないようにする事が出来る。
以上説明したように、本発明による第3図の直流分再生
回路においては、変調方式によって定められた最大反転
間隔全滅える反転間隔の信号が続く時には、異常検出回
路31によってディジタル的にこのような異常を検出し
、スイッチ回路32によって識別回路13と低域通過P
波器15金切り離して、ドロップアウト時の不安定を取
り除きドロップアウト後の正常な動作への回復を早める
ことが可能となる。また従来例の第2図ではドロップア
ウトの検出をピーク検波等によって行う為IC化に適さ
ないが、本発明による直流分再生回路の異常検出回路3
1はディジタル信号全処理して異常を検出しているので
IC化が容易であるという利点がある。
回路においては、変調方式によって定められた最大反転
間隔全滅える反転間隔の信号が続く時には、異常検出回
路31によってディジタル的にこのような異常を検出し
、スイッチ回路32によって識別回路13と低域通過P
波器15金切り離して、ドロップアウト時の不安定を取
り除きドロップアウト後の正常な動作への回復を早める
ことが可能となる。また従来例の第2図ではドロップア
ウトの検出をピーク検波等によって行う為IC化に適さ
ないが、本発明による直流分再生回路の異常検出回路3
1はディジタル信号全処理して異常を検出しているので
IC化が容易であるという利点がある。
尚、本発明は上記実施例に限定されるものではない。上
記実施例では磁気記録再生装置の変調方式=i 3 I
) M方式として説明しだが、変調方式としては最大反
転間隔が有限であればどんな変調方式でも良く・\他の
変調方式の場合には第4図の異常検出回路において、1
2ビツトシフトレジスタ45゜49のビットaをその変
調方式の最大反転間隔を表わすビット数以上で今れば良
いことは勿論である。
記実施例では磁気記録再生装置の変調方式=i 3 I
) M方式として説明しだが、変調方式としては最大反
転間隔が有限であればどんな変調方式でも良く・\他の
変調方式の場合には第4図の異常検出回路において、1
2ビツトシフトレジスタ45゜49のビットaをその変
調方式の最大反転間隔を表わすビット数以上で今れば良
いことは勿論である。
また第4図の回路では最大反転間隔を越える反転間隔が
2個以上続く時に異常を検出するが、A−ND回路50
の出力とNAND回路52の入力との接続を切り離すこ
とによって、最大反転間隔を越える反転間隔が1個でも
異常全検出するようにしても良い。要するに、本発明は
その要旨全逸脱しない範囲で種々変形して実施すること
が出来る。
2個以上続く時に異常を検出するが、A−ND回路50
の出力とNAND回路52の入力との接続を切り離すこ
とによって、最大反転間隔を越える反転間隔が1個でも
異常全検出するようにしても良い。要するに、本発明は
その要旨全逸脱しない範囲で種々変形して実施すること
が出来る。
第1図は従来の量子化帰還による直流分再生回路のブロ
ック図。 第2図は従来の直流分再生回路の他の一例のブロック図
。 第3図は本発明の一実施例である直流分再生回路のブロ
ック図。 第4図は第3図の異常検出回路の詳細な回路図である。 12・・・加算回路、13 ・識別回路。 14 ・クロック同期回路、15・・・低域通過p波器
。 21・・ドロップアウト検出回路。 22、32・・・スイッチ回路、31・・・異常検出回
路。 43、47 ・・Dフリングフロソプ。 45、49 ・・12ビツトシフトレジスタ。 46、50.51・・AND回路。 48、52・・NANDAND 回路人 弁理士 則 近 憲 佑 (ほか1名) 第 1 図 第 2 図 第 3 図 第 4 図
ック図。 第2図は従来の直流分再生回路の他の一例のブロック図
。 第3図は本発明の一実施例である直流分再生回路のブロ
ック図。 第4図は第3図の異常検出回路の詳細な回路図である。 12・・・加算回路、13 ・識別回路。 14 ・クロック同期回路、15・・・低域通過p波器
。 21・・ドロップアウト検出回路。 22、32・・・スイッチ回路、31・・・異常検出回
路。 43、47 ・・Dフリングフロソプ。 45、49 ・・12ビツトシフトレジスタ。 46、50.51・・AND回路。 48、52・・NANDAND 回路人 弁理士 則 近 憲 佑 (ほか1名) 第 1 図 第 2 図 第 3 図 第 4 図
Claims (1)
- ディジタル信号の記録再生装置において、識別されたデ
ィジタル信号を低域通過P波器を介して識別回路入力に
加算することによって直流分再生を行う量子化帰還法に
よる直流分再生手段と、識別されたディジタル信号が、
記録再生装置に使用されている変調方式によって定めら
れた最大反転間隔よりも反転間隔が大きいことを検出す
る検出する手段とによって反転間隔が上記最大反転間隔
より犬赤いことを一検出した期間だけ、上記識別回路出
力と上記低域通過戸波器入力とを切離すことを特徴とす
る直流分再生回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23639383A JPS60129975A (ja) | 1983-12-16 | 1983-12-16 | 直流分再生回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23639383A JPS60129975A (ja) | 1983-12-16 | 1983-12-16 | 直流分再生回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS60129975A true JPS60129975A (ja) | 1985-07-11 |
Family
ID=17000099
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP23639383A Pending JPS60129975A (ja) | 1983-12-16 | 1983-12-16 | 直流分再生回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS60129975A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0393633A2 (en) * | 1989-04-19 | 1990-10-24 | Sanyo Electric Co., Ltd. | Low frequency component restoration circuit for restoring and compensating for low frequency component lost in digital signal transmission system |
US4991034A (en) * | 1987-12-11 | 1991-02-05 | Sanyo Electric Co., Ltd. | DC restoration circuit for restoring and compensating a low frequency component lost in a digital signal |
-
1983
- 1983-12-16 JP JP23639383A patent/JPS60129975A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4991034A (en) * | 1987-12-11 | 1991-02-05 | Sanyo Electric Co., Ltd. | DC restoration circuit for restoring and compensating a low frequency component lost in a digital signal |
EP0393633A2 (en) * | 1989-04-19 | 1990-10-24 | Sanyo Electric Co., Ltd. | Low frequency component restoration circuit for restoring and compensating for low frequency component lost in digital signal transmission system |
US5134528A (en) * | 1989-04-19 | 1992-07-28 | Sanyo Electric Co., Ltd. | Low frequency component restoration circuit for restoring and compensating for a low frequency component lost in a digital signal transmission system |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5574453A (en) | Digital audio recording apparatus | |
JPS60129975A (ja) | 直流分再生回路 | |
JP3647069B2 (ja) | デジタル信号再生装置 | |
JP2766245B2 (ja) | ディジタル磁気記録再生装置におけるデ−タ再生方法及び回路 | |
JPS628861B2 (ja) | ||
JP4032442B2 (ja) | 同期回路 | |
JPH0265408A (ja) | 波形整形回路 | |
JPS6285513A (ja) | スライスレベル自動設定回路 | |
JPS63114423A (ja) | デ−タ復調方法 | |
JPS60165831A (ja) | Pcm方式再生装置 | |
JPS60129970A (ja) | 自動利得制御回路 | |
JP2944131B2 (ja) | ビデオ記録再生装置 | |
KR0116500Y1 (ko) | 데이타 검출장치 | |
JPS62189629A (ja) | ダビング装置 | |
JPS6212957A (ja) | デイジタル信号の検出装置 | |
KR940008735B1 (ko) | 디지탈 신호의 검출 시스템 | |
JP3228226B2 (ja) | 光ディスク装置のマークエッジ再生回路 | |
JPS60195783A (ja) | デジタル復調装置 | |
JPS61280006A (ja) | 回転ヘツド型記録再生装置 | |
JPS6339988B2 (ja) | ||
JPH02141971A (ja) | クロック再生回路 | |
JPS6323271A (ja) | デイジタル信号再生装置 | |
JPH05325425A (ja) | 符号検出装置 | |
JPS6216275A (ja) | デジタル信号再生装置の直流再生回路 | |
JPS62185249A (ja) | デジタル信号の記録再生装置 |