JPS60129975A - 直流分再生回路 - Google Patents
直流分再生回路Info
- Publication number
- JPS60129975A JPS60129975A JP23639383A JP23639383A JPS60129975A JP S60129975 A JPS60129975 A JP S60129975A JP 23639383 A JP23639383 A JP 23639383A JP 23639383 A JP23639383 A JP 23639383A JP S60129975 A JPS60129975 A JP S60129975A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- dropout
- component
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10009—Improvement or modification of read or write signals
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は磁気記録再生装置において、ディジタル信号の
記録再生を行う場合に必要な直流分再生回路に関するも
のである。
記録再生を行う場合に必要な直流分再生回路に関するも
のである。
、磁気テープ等を記録媒体とするディジタル磁気記録再
生装置において信号検出方式として再生信号全積分する
ことにより、再生時の磁気ヘッドの微分特性を補正して
得た信号全電圧比較器を通じてパ１″および０”の判定
を行って原叩録ディジタル信号全再生する積分検出方式
がある。積分検出方式においては、再生ヘッドおよび再
生増幅器初段で発生し、積分回路によって強調される低
周波成分の雑音の影響を少なくするために、低域阻止Ｐ
波器により低域周波数成分を取り除いた後直流分再生回
路によって低域周波数成分全再生して電圧比較器に導く
ことが行われる。このような直流分再生回路として第一
１図に示すような量子化帰還法による直流分再生回路が
ある。第１図において入力端子１１には再生ヘッドから
の信号全増幅し等化された後低域阻止ｐ波器により低周
波成分を取り除いた再生信号が入力される。入力された
再生信号は加算回路１２を介して識別回路１３とクロッ
ク同期回路１４に加えられ、クロック同期回路１４で再
生されたクロック信号によっ−で再生信号が識別回路１
３で識別整形される。識別回路１３の出力は低域通過ｐ
波器１５を介して加算器に加えら−れ、端子１１からの
再生信号と加えられる。低域通ＡＰ波器１５の出力は識
別回路１３の出力の直流分及び低周波成分であり、再生
信号に加えられて直流分が再生される。このような量子
化帰還法を使った第１図の直流分再生回路においては、
磁性媒体の人陥やゴミ等によって再生信号がドロップア
ウトが起こった時には動作が不安定となり、ドロップア
ウトがなくなっても正常な直流分再生全行うのに時間が
かかる。すなわち、第１図の直流分再生回路は低い周波
数では一種の正帰還がかかっており、ドロップアウトの
時には不安定となったり、加算回路１２が飽和したりす
る為に、ドロップアウトが起った後で正常な動作に回復
するのに時間がかかる。第２図はこのような欠点を改良
した回路である。第２図のブロック図において、ドロッ
プアウト検出回路２１及びアナログスイッチ２２を除き
第１図と同様の構成なので、同じ番号を付し説明を省略
する。第２図の直流分再生回路においては、入力端子１
１から入力されるドロン１アウトを含む再生信号からド
ロップアウト検出回路２１によってドロノブアウト全検
出し、ドロップアウトが起きた時、スイッチ回路２２に
よって回路を開いて、識別回路１３と低域通過戸波器１
５を切り離してドロップアウト時の不安定さを取り除い
ている。しかしながら第２図におけるドロップアウト検
出回路２１は再生信号のピーク検波回路等のアナログ回
路で構成しなければならない為に、、Ｉ Ｃ化するのが
難しいという欠点があった。
生装置において信号検出方式として再生信号全積分する
ことにより、再生時の磁気ヘッドの微分特性を補正して
得た信号全電圧比較器を通じてパ１″および０”の判定
を行って原叩録ディジタル信号全再生する積分検出方式
がある。積分検出方式においては、再生ヘッドおよび再
生増幅器初段で発生し、積分回路によって強調される低
周波成分の雑音の影響を少なくするために、低域阻止Ｐ
波器により低域周波数成分を取り除いた後直流分再生回
路によって低域周波数成分全再生して電圧比較器に導く
ことが行われる。このような直流分再生回路として第一
１図に示すような量子化帰還法による直流分再生回路が
ある。第１図において入力端子１１には再生ヘッドから
の信号全増幅し等化された後低域阻止ｐ波器により低周
波成分を取り除いた再生信号が入力される。入力された
再生信号は加算回路１２を介して識別回路１３とクロッ
ク同期回路１４に加えられ、クロック同期回路１４で再
生されたクロック信号によっ−で再生信号が識別回路１
３で識別整形される。識別回路１３の出力は低域通過ｐ
波器１５を介して加算器に加えら−れ、端子１１からの
再生信号と加えられる。低域通ＡＰ波器１５の出力は識
別回路１３の出力の直流分及び低周波成分であり、再生
信号に加えられて直流分が再生される。このような量子
化帰還法を使った第１図の直流分再生回路においては、
磁性媒体の人陥やゴミ等によって再生信号がドロップア
ウトが起こった時には動作が不安定となり、ドロップア
ウトがなくなっても正常な直流分再生全行うのに時間が
かかる。すなわち、第１図の直流分再生回路は低い周波
数では一種の正帰還がかかっており、ドロップアウトの
時には不安定となったり、加算回路１２が飽和したりす
る為に、ドロップアウトが起った後で正常な動作に回復
するのに時間がかかる。第２図はこのような欠点を改良
した回路である。第２図のブロック図において、ドロッ
プアウト検出回路２１及びアナログスイッチ２２を除き
第１図と同様の構成なので、同じ番号を付し説明を省略
する。第２図の直流分再生回路においては、入力端子１
１から入力されるドロン１アウトを含む再生信号からド
ロップアウト検出回路２１によってドロノブアウト全検
出し、ドロップアウトが起きた時、スイッチ回路２２に
よって回路を開いて、識別回路１３と低域通過戸波器１
５を切り離してドロップアウト時の不安定さを取り除い
ている。しかしながら第２図におけるドロップアウト検
出回路２１は再生信号のピーク検波回路等のアナログ回
路で構成しなければならない為に、、Ｉ Ｃ化するのが
難しいという欠点があった。
本発明はこのような事情全考慮してなされたもので、そ
の目的とするところは、ドロップアウトが起った時でも
安定に働く、ＩＣ化の容易な量子化帰還法による直流分
再生回路を提供することにある。
の目的とするところは、ドロップアウトが起った時でも
安定に働く、ＩＣ化の容易な量子化帰還法による直流分
再生回路を提供することにある。
本発明は再生信号を識別した識別、回路出力のディジタ
ル信号から、磁気記録再生装置に使用している変調方式
によって定められた最大反転間隔より反転間隔の長い期
間を検出し、検出された期間は量子化帰還法による直流
分再生回路の低域通過Ｆ波器に加える識別回路出力全阻
止して、ドロップアウト等によって再生信号が異常にな
った後でも、量子化帰還が早く正常の動作に回復するよ
うにしたものである。
ル信号から、磁気記録再生装置に使用している変調方式
によって定められた最大反転間隔より反転間隔の長い期
間を検出し、検出された期間は量子化帰還法による直流
分再生回路の低域通過Ｆ波器に加える識別回路出力全阻
止して、ドロップアウト等によって再生信号が異常にな
った後でも、量子化帰還が早く正常の動作に回復するよ
うにしたものである。
このようにして、本発明によれば、識別回路出力のディ
ジタル信号を使って異常全検出し、イ芙出された期間は
量子化帰環を行わないので、ドロップアウト検出回路を
使った従来の第２図の直流分再生回路と同様にドロップ
アウト時の動作が安定で、ドロップアウト後の正常動作
への回復が早いと共に、ＩＣ化し易い異常検出回路を持
つ直流分再生回路全構成出来るという利点がある。
ジタル信号を使って異常全検出し、イ芙出された期間は
量子化帰環を行わないので、ドロップアウト検出回路を
使った従来の第２図の直流分再生回路と同様にドロップ
アウト時の動作が安定で、ドロップアウト後の正常動作
への回復が早いと共に、ＩＣ化し易い異常検出回路を持
つ直流分再生回路全構成出来るという利点がある。
以下、図面を参照して本発明の一実施例を説明する。第
３図は本発明の直流分再生回路の概略ブロック図であり
、第４図は第３図の直流分再生回路の異常検、出回路の
詳細な回路の一例であり、磁気記録再生装置の変調方式
が３ ＰＭ （Ｔｈｒｅｅ Ｐｏｓ ｉ ｔ ｉｏｎＭ
ｏｄｎ ｌ ａ ｔ ｉ ｏｎ ）方式の場合について
示しである。第３図のブロック図において異常検出回路
３１．スイッチ回路３２を除き、従来例の第１図のブロ
ック図と同様の構成なので、第１図と同じ番号を付し説
明全省略する。第３図において異常検出回路３１は識別
回路１３の出力のディジタル信号を入力とし、変調方式
によって定まる最大反転間隔よりも大きい反転間隔が続
く期間全検出し、識別回路１３と低域通過戸波器１５の
間に挿入されたスイッチ回路３・２の開閉を制御して、
異常時には量子化帰還路全切り離す働きをする。従って
、ドロップアウト時等に変調方式による最大反転間隔よ
りも反転間隔が続く時には、量子化帰還法による直流分
再生回路全動作させないようにして、ドロップアウト時
の不安定やドロップアウト後の直流分再生回路の正常動
作への回復を早める。第４図は変調方式が３ＰＭ方式の
場合の異常検出回路３１の−例で、端子４１にはクロッ
ク信号が、端子４２には識別回路１３の出力が入力され
る。端子４２から入力された信号はＤクリップフロップ
４３のＤ入力と排他的論理和回路４４に入力され、排他
的論理和回路４４の他の入力にはＤフリップフロップ４
３のＱ出力が入力される。排他的論理和回路４４の出力
は１２ビツトシフトレンスタ４５に入力され、１２ビツ
トシフトレジスタ４５の１２の並列出力は１２入力のＡ
ＮＤ回路４６に入力されるト共に１２ビツトシフトレジ
スク４５の最終段の出力はＤフリップフロップ４７のＤ
入力に入力さ、れる。Ｄフリップフロップ４７のＱ出力
ばＮＡＮＤ回路４８に入力され、ＮＡＮＤ回路４８の出
力が１２ビツトソフトレジスタ４９に入力される。１２
ビツトシフトレジスタ４９の１２の並列出力は１２入力
のＡＮＤ回路５０に入力されると共に１２ビツトシフト
レジスタ４９の最終段の出力はＡＮＤ回路５１に入力さ
れる。一方ＡＮＤ回路４６の出力とＡＮＤ回路５０の出
力はＮＡＮＤ回路５２に入力され、ＮＡＮＤ回路５２の
出力がＮＡＮＤ回路ｊ回路式８されると共に、ＡＮＤ回
路５０の出力がＡＮＤ回路５１に入力さ才する。Ｄフリ
ップフロップ４３．４７と１２ビットシフトレジスタ４
５．４９のクロック端子には端子４１よりクロック信号
がそれぞれ供給される。このように構成された異常検出
回路３１は、１２ビツトシフトレジスタ４５０入力にお
いて端子４２からの入力信号が反転？起した後の１ピツ
トは０″となり、反転がない時にばｌ＃ となる。すな
わち、１２ビツトシフトレジスタ４５の入力はＢＰＭＰ
Ｍ方コードワード列金インバータ全通して逆相としたも
のとなる。
３図は本発明の直流分再生回路の概略ブロック図であり
、第４図は第３図の直流分再生回路の異常検、出回路の
詳細な回路の一例であり、磁気記録再生装置の変調方式
が３ ＰＭ （Ｔｈｒｅｅ Ｐｏｓ ｉ ｔ ｉｏｎＭ
ｏｄｎ ｌ ａ ｔ ｉ ｏｎ ）方式の場合について
示しである。第３図のブロック図において異常検出回路
３１．スイッチ回路３２を除き、従来例の第１図のブロ
ック図と同様の構成なので、第１図と同じ番号を付し説
明全省略する。第３図において異常検出回路３１は識別
回路１３の出力のディジタル信号を入力とし、変調方式
によって定まる最大反転間隔よりも大きい反転間隔が続
く期間全検出し、識別回路１３と低域通過戸波器１５の
間に挿入されたスイッチ回路３・２の開閉を制御して、
異常時には量子化帰還路全切り離す働きをする。従って
、ドロップアウト時等に変調方式による最大反転間隔よ
りも反転間隔が続く時には、量子化帰還法による直流分
再生回路全動作させないようにして、ドロップアウト時
の不安定やドロップアウト後の直流分再生回路の正常動
作への回復を早める。第４図は変調方式が３ＰＭ方式の
場合の異常検出回路３１の−例で、端子４１にはクロッ
ク信号が、端子４２には識別回路１３の出力が入力され
る。端子４２から入力された信号はＤクリップフロップ
４３のＤ入力と排他的論理和回路４４に入力され、排他
的論理和回路４４の他の入力にはＤフリップフロップ４
３のＱ出力が入力される。排他的論理和回路４４の出力
は１２ビツトシフトレンスタ４５に入力され、１２ビツ
トシフトレジスタ４５の１２の並列出力は１２入力のＡ
ＮＤ回路４６に入力されるト共に１２ビツトシフトレジ
スク４５の最終段の出力はＤフリップフロップ４７のＤ
入力に入力さ、れる。Ｄフリップフロップ４７のＱ出力
ばＮＡＮＤ回路４８に入力され、ＮＡＮＤ回路４８の出
力が１２ビツトソフトレジスタ４９に入力される。１２
ビツトシフトレジスタ４９の１２の並列出力は１２入力
のＡＮＤ回路５０に入力されると共に１２ビツトシフト
レジスタ４９の最終段の出力はＡＮＤ回路５１に入力さ
れる。一方ＡＮＤ回路４６の出力とＡＮＤ回路５０の出
力はＮＡＮＤ回路５２に入力され、ＮＡＮＤ回路５２の
出力がＮＡＮＤ回路ｊ回路式８されると共に、ＡＮＤ回
路５０の出力がＡＮＤ回路５１に入力さ才する。Ｄフリ
ップフロップ４３．４７と１２ビットシフトレジスタ４
５．４９のクロック端子には端子４１よりクロック信号
がそれぞれ供給される。このように構成された異常検出
回路３１は、１２ビツトシフトレジスタ４５０入力にお
いて端子４２からの入力信号が反転？起した後の１ピツ
トは０″となり、反転がない時にばｌ＃ となる。すな
わち、１２ビツトシフトレジスタ４５の入力はＢＰＭＰ
Ｍ方コードワード列金インバータ全通して逆相としたも
のとなる。
この信号は１２ビットシフトレジスタ４５．Ｄフリップ
フロップ４７．ＮＡＮＤ回路４８，１２ビツトシフトレ
ジスタ４９を介してシフトされて行く。正常なりＰＭ方
式で変調された信号が端子４２より入力されると、３Ｐ
Ｍ方式の最大反転間隔は１２ピツトなので、１２ビツト
シフトレジスタ４５の人力で０″の間の′１″の最大の
ビット数は１１ビツトである。従って、端子４２０入力
信号の反転間隔が１３ビツト以上になると１２ビツトシ
フトレジスタ４５に入力した時に１２入力のＡＮＤ回路
４６の出力が１″となり同様に１２ピントシフトレンス
タ４９にシフトされた時にも１２入力のＡＮＤ回路５０
の出力が” １ ”となる。反転間隔が１３ビツト以上
になる信号が続く時には、ＡＮＤ回路４６．’５０の出
力が共に１″ になりＮＡＮＤ回路５２の出力が” ｏ
’となるので、Ｊ）フリップフロップ４７のＱ出力で
ある反転がある時のｔｏ １ ｎの符号がＮＡＮＤ回路
４８で阻止される。すなわち反転間隔１３ビット以上で
反転を繰返す場合にも１２ビツトシフトレジスタ４９の
ｊν終段出力は反転間隔が１３ビツト以上である限り“
１″の連続となる。−１，だ、ＡＮＤ回路５０の出力が
“′Ｏ”の時すなわち反転間隔が１２ビット以下の時に
はＡＮＤ回路５１によって１２ビツト／フトレジスタ４
９の出力が阻止されてＯ′ となる。従って、異常検出
回路３１の出力であるＡＮＤ回路５１の出力は、反転間
隔が１３ビツト以上の信号が続く異常時には”１”とな
り、反転間隔が１２ビツト以下の正常時には０″となっ
′Ｃ１異常検出力が行われた事になる。異常検出回路３
１の出力が１″の時に第３図のスイッチ回路３２を開放
すれば、異常時には直流分再生回路の量子１ヒ帰還が動
作しないようにする事が出来る。
フロップ４７．ＮＡＮＤ回路４８，１２ビツトシフトレ
ジスタ４９を介してシフトされて行く。正常なりＰＭ方
式で変調された信号が端子４２より入力されると、３Ｐ
Ｍ方式の最大反転間隔は１２ピツトなので、１２ビツト
シフトレジスタ４５の人力で０″の間の′１″の最大の
ビット数は１１ビツトである。従って、端子４２０入力
信号の反転間隔が１３ビツト以上になると１２ビツトシ
フトレジスタ４５に入力した時に１２入力のＡＮＤ回路
４６の出力が１″となり同様に１２ピントシフトレンス
タ４９にシフトされた時にも１２入力のＡＮＤ回路５０
の出力が” １ ”となる。反転間隔が１３ビツト以上
になる信号が続く時には、ＡＮＤ回路４６．’５０の出
力が共に１″ になりＮＡＮＤ回路５２の出力が” ｏ
’となるので、Ｊ）フリップフロップ４７のＱ出力で
ある反転がある時のｔｏ １ ｎの符号がＮＡＮＤ回路
４８で阻止される。すなわち反転間隔１３ビット以上で
反転を繰返す場合にも１２ビツトシフトレジスタ４９の
ｊν終段出力は反転間隔が１３ビツト以上である限り“
１″の連続となる。−１，だ、ＡＮＤ回路５０の出力が
“′Ｏ”の時すなわち反転間隔が１２ビット以下の時に
はＡＮＤ回路５１によって１２ビツト／フトレジスタ４
９の出力が阻止されてＯ′ となる。従って、異常検出
回路３１の出力であるＡＮＤ回路５１の出力は、反転間
隔が１３ビツト以上の信号が続く異常時には”１”とな
り、反転間隔が１２ビツト以下の正常時には０″となっ
′Ｃ１異常検出力が行われた事になる。異常検出回路３
１の出力が１″の時に第３図のスイッチ回路３２を開放
すれば、異常時には直流分再生回路の量子１ヒ帰還が動
作しないようにする事が出来る。
以上説明したように、本発明による第３図の直流分再生
回路においては、変調方式によって定められた最大反転
間隔全滅える反転間隔の信号が続く時には、異常検出回
路３１によってディジタル的にこのような異常を検出し
、スイッチ回路３２によって識別回路１３と低域通過Ｐ
波器１５金切り離して、ドロップアウト時の不安定を取
り除きドロップアウト後の正常な動作への回復を早める
ことが可能となる。また従来例の第２図ではドロップア
ウトの検出をピーク検波等によって行う為ＩＣ化に適さ
ないが、本発明による直流分再生回路の異常検出回路３
１はディジタル信号全処理して異常を検出しているので
ＩＣ化が容易であるという利点がある。
回路においては、変調方式によって定められた最大反転
間隔全滅える反転間隔の信号が続く時には、異常検出回
路３１によってディジタル的にこのような異常を検出し
、スイッチ回路３２によって識別回路１３と低域通過Ｐ
波器１５金切り離して、ドロップアウト時の不安定を取
り除きドロップアウト後の正常な動作への回復を早める
ことが可能となる。また従来例の第２図ではドロップア
ウトの検出をピーク検波等によって行う為ＩＣ化に適さ
ないが、本発明による直流分再生回路の異常検出回路３
１はディジタル信号全処理して異常を検出しているので
ＩＣ化が容易であるという利点がある。
尚、本発明は上記実施例に限定されるものではない。上
記実施例では磁気記録再生装置の変調方式＝ｉ ３ Ｉ
） Ｍ方式として説明しだが、変調方式としては最大反
転間隔が有限であればどんな変調方式でも良く・＼他の
変調方式の場合には第４図の異常検出回路において、１
２ビツトシフトレジスタ４５゜４９のビットａをその変
調方式の最大反転間隔を表わすビット数以上で今れば良
いことは勿論である。
記実施例では磁気記録再生装置の変調方式＝ｉ ３ Ｉ
） Ｍ方式として説明しだが、変調方式としては最大反
転間隔が有限であればどんな変調方式でも良く・＼他の
変調方式の場合には第４図の異常検出回路において、１
２ビツトシフトレジスタ４５゜４９のビットａをその変
調方式の最大反転間隔を表わすビット数以上で今れば良
いことは勿論である。
また第４図の回路では最大反転間隔を越える反転間隔が
２個以上続く時に異常を検出するが、Ａ−ＮＤ回路５０
の出力とＮＡＮＤ回路５２の入力との接続を切り離すこ
とによって、最大反転間隔を越える反転間隔が１個でも
異常全検出するようにしても良い。要するに、本発明は
その要旨全逸脱しない範囲で種々変形して実施すること
が出来る。
２個以上続く時に異常を検出するが、Ａ−ＮＤ回路５０
の出力とＮＡＮＤ回路５２の入力との接続を切り離すこ
とによって、最大反転間隔を越える反転間隔が１個でも
異常全検出するようにしても良い。要するに、本発明は
その要旨全逸脱しない範囲で種々変形して実施すること
が出来る。
第１図は従来の量子化帰還による直流分再生回路のブロ
ック図。 第２図は従来の直流分再生回路の他の一例のブロック図
。 第３図は本発明の一実施例である直流分再生回路のブロ
ック図。 第４図は第３図の異常検出回路の詳細な回路図である。 １２・・・加算回路、１３ ・識別回路。 １４ ・クロック同期回路、１５・・・低域通過ｐ波器
。 ２１・・ドロップアウト検出回路。 ２２、３２・・・スイッチ回路、３１・・・異常検出回
路。 ４３、４７ ・・Ｄフリングフロソプ。 ４５、４９ ・・１２ビツトシフトレジスタ。 ４６、５０．５１・・ＡＮＤ回路。 ４８、５２・・ＮＡＮＤＡＮＤ 回路人 弁理士 則 近 憲 佑 （ほか１名） 第 １ 図 第 ２ 図 第 ３ 図 第 ４ 図
ック図。 第２図は従来の直流分再生回路の他の一例のブロック図
。 第３図は本発明の一実施例である直流分再生回路のブロ
ック図。 第４図は第３図の異常検出回路の詳細な回路図である。 １２・・・加算回路、１３ ・識別回路。 １４ ・クロック同期回路、１５・・・低域通過ｐ波器
。 ２１・・ドロップアウト検出回路。 ２２、３２・・・スイッチ回路、３１・・・異常検出回
路。 ４３、４７ ・・Ｄフリングフロソプ。 ４５、４９ ・・１２ビツトシフトレジスタ。 ４６、５０．５１・・ＡＮＤ回路。 ４８、５２・・ＮＡＮＤＡＮＤ 回路人 弁理士 則 近 憲 佑 （ほか１名） 第 １ 図 第 ２ 図 第 ３ 図 第 ４ 図
Claims (1)
- ディジタル信号の記録再生装置において、識別されたデ
ィジタル信号を低域通過Ｐ波器を介して識別回路入力に
加算することによって直流分再生を行う量子化帰還法に
よる直流分再生手段と、識別されたディジタル信号が、
記録再生装置に使用されている変調方式によって定めら
れた最大反転間隔よりも反転間隔が大きいことを検出す
る検出する手段とによって反転間隔が上記最大反転間隔
より犬赤いことを一検出した期間だけ、上記識別回路出
力と上記低域通過戸波器入力とを切離すことを特徴とす
る直流分再生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23639383A JPS60129975A (ja) | 1983-12-16 | 1983-12-16 | 直流分再生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23639383A JPS60129975A (ja) | 1983-12-16 | 1983-12-16 | 直流分再生回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60129975A true JPS60129975A (ja) | 1985-07-11 |
Family
ID=17000099
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23639383A Pending JPS60129975A (ja) | 1983-12-16 | 1983-12-16 | 直流分再生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60129975A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0393633A2 (en) * | 1989-04-19 | 1990-10-24 | Sanyo Electric Co., Ltd. | Low frequency component restoration circuit for restoring and compensating for low frequency component lost in digital signal transmission system |
| US4991034A (en) * | 1987-12-11 | 1991-02-05 | Sanyo Electric Co., Ltd. | DC restoration circuit for restoring and compensating a low frequency component lost in a digital signal |
-
1983
- 1983-12-16 JP JP23639383A patent/JPS60129975A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4991034A (en) * | 1987-12-11 | 1991-02-05 | Sanyo Electric Co., Ltd. | DC restoration circuit for restoring and compensating a low frequency component lost in a digital signal |
| EP0393633A2 (en) * | 1989-04-19 | 1990-10-24 | Sanyo Electric Co., Ltd. | Low frequency component restoration circuit for restoring and compensating for low frequency component lost in digital signal transmission system |
| US5134528A (en) * | 1989-04-19 | 1992-07-28 | Sanyo Electric Co., Ltd. | Low frequency component restoration circuit for restoring and compensating for a low frequency component lost in a digital signal transmission system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5574453A (en) | Digital audio recording apparatus | |
| JPS60129975A (ja) | 直流分再生回路 | |
| JP3647069B2 (ja) | デジタル信号再生装置 | |
| JP2766245B2 (ja) | ディジタル磁気記録再生装置におけるデ−タ再生方法及び回路 | |
| JPS628861B2 (ja) | ||
| JP4032442B2 (ja) | 同期回路 | |
| JPH0265408A (ja) | 波形整形回路 | |
| JPS6285513A (ja) | スライスレベル自動設定回路 | |
| JPS63114423A (ja) | デ−タ復調方法 | |
| JPS60165831A (ja) | Ｐｃｍ方式再生装置 | |
| JPS60129970A (ja) | 自動利得制御回路 | |
| JP2944131B2 (ja) | ビデオ記録再生装置 | |
| KR0116500Y1 (ko) | 데이타 검출장치 | |
| JPS62189629A (ja) | ダビング装置 | |
| JPS6212957A (ja) | デイジタル信号の検出装置 | |
| KR940008735B1 (ko) | 디지탈 신호의 검출 시스템 | |
| JP3228226B2 (ja) | 光ディスク装置のマークエッジ再生回路 | |
| JPS60195783A (ja) | デジタル復調装置 | |
| JPS61280006A (ja) | 回転ヘツド型記録再生装置 | |
| JPS6339988B2 (ja) | ||
| JPH02141971A (ja) | クロック再生回路 | |
| JPS6323271A (ja) | デイジタル信号再生装置 | |
| JPH05325425A (ja) | 符号検出装置 | |
| JPS6216275A (ja) | デジタル信号再生装置の直流再生回路 | |
| JPS62185249A (ja) | デジタル信号の記録再生装置 |