JPS60128741A - 計算機システムの回復処理装置 - Google Patents
計算機システムの回復処理装置Info
- Publication number
- JPS60128741A JPS60128741A JP58237334A JP23733483A JPS60128741A JP S60128741 A JPS60128741 A JP S60128741A JP 58237334 A JP58237334 A JP 58237334A JP 23733483 A JP23733483 A JP 23733483A JP S60128741 A JPS60128741 A JP S60128741A
- Authority
- JP
- Japan
- Prior art keywords
- processing device
- state
- auxiliary processing
- recovery
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Debugging And Monitoring (AREA)
- Small-Scale Networks (AREA)
- Maintenance And Management Of Digital Transmission (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は計算機システム内におけるデータ転送装置に
関し、特にハングアップ(hung up)状態からの
回復処理に関するものである。
関し、特にハングアップ(hung up)状態からの
回復処理に関するものである。
第1図はマルチドロップ式データ伝送システムを示すブ
ロック図で、図において(I+は中央処理装置(以下C
PUと略記する)、(2υ、(22) −(2n) は
それぞれ入出力装置(以下IOと略記する)、(3;は
共通の伝送路である。
ロック図で、図において(I+は中央処理装置(以下C
PUと略記する)、(2υ、(22) −(2n) は
それぞれ入出力装置(以下IOと略記する)、(3;は
共通の伝送路である。
第1図のようなシステムにおける通信の開始から終了ま
での動作手順は (イ)データ伝送回線の接続 (ロ)データリンクの確立 (ハ)情報の伝送 に)データリンクの終結 (ホ)データ伝送回線の開放 であるが、IO側の何等かの事故にょシ「(ホ)データ
伝送回線の開放」が実行されない時はこのシステムはハ
ングアップの状態となり爾後のデータ転送が不能となる
。
での動作手順は (イ)データ伝送回線の接続 (ロ)データリンクの確立 (ハ)情報の伝送 に)データリンクの終結 (ホ)データ伝送回線の開放 であるが、IO側の何等かの事故にょシ「(ホ)データ
伝送回線の開放」が実行されない時はこのシステムはハ
ングアップの状態となり爾後のデータ転送が不能となる
。
このハングアップの状態からシステムを回復させるため
の回復処理として従来実行されている方法は (a) 各IOにウォッチドッグタイマ(Watch
dogtimer )回路を設け、当該■0が所定の動
作を実行するときこのタイマ回路をセットする。タイマ
回路はセットされた時点からあらがじめ定められた時間
が経過するとオーバフロー(overfow )信号を
出力しこのオーバフロー信号によって当該IOの状態を
H[定の初期状態にリセットする。この初期状態ではデ
ータ伝送回線を開放した状態になるので、ハングアップ
状態から回復する。
の回復処理として従来実行されている方法は (a) 各IOにウォッチドッグタイマ(Watch
dogtimer )回路を設け、当該■0が所定の動
作を実行するときこのタイマ回路をセットする。タイマ
回路はセットされた時点からあらがじめ定められた時間
が経過するとオーバフロー(overfow )信号を
出力しこのオーバフロー信号によって当該IOの状態を
H[定の初期状態にリセットする。この初期状態ではデ
ータ伝送回線を開放した状態になるので、ハングアップ
状態から回復する。
(bl 通信情報自体に回復信号を含めて伝送し、I(
11111がこの回復信号を検出して初期状態にリセッ
トする。
11111がこの回復信号を検出して初期状態にリセッ
トする。
従来の回復処理は上述のように実行されるので、伽)の
場合、データ伝送回線の接続ができないような事故が原
因となってハングアップ状態になっている場合は当該1
0 に通信情報を伝送することができないので、ハング
アップ状態からの回復が不能となシ、また(alの場合
は10自体で独自に回復されるためCPU fi+では
回復が認識できないという欠点があった。
場合、データ伝送回線の接続ができないような事故が原
因となってハングアップ状態になっている場合は当該1
0 に通信情報を伝送することができないので、ハング
アップ状態からの回復が不能となシ、また(alの場合
は10自体で独自に回復されるためCPU fi+では
回復が認識できないという欠点があった。
この発明は上記のような従来のものの欠点を除去するた
めになされたもので、この発明では各IOにそれぞれ補
助処理装置を設けてこれを当該■。
めになされたもので、この発明では各IOにそれぞれ補
助処理装置を設けてこれを当該■。
と並列に伝送路に接続し、この補助処理装置をJ夕[定
の周期で初期化して常にCPUがらの信号を受信できる
状態に保ち、CPUからこの補助処理装置を介してWi
望の■0を初期状態にリセットして)zlアップ状態か
ら回復するのである。
の周期で初期化して常にCPUがらの信号を受信できる
状態に保ち、CPUからこの補助処理装置を介してWi
望の■0を初期状態にリセットして)zlアップ状態か
ら回復するのである。
以下この発明の実剣例を図面について故明する。
第2図はこの発明の一実施例を示すブロック図で、第2
図において第1図と同一符号は同−又は相当部分を示し
、(41)、(42)、 −(4n)はそれぞれlo(
21) 。
図において第1図と同一符号は同−又は相当部分を示し
、(41)、(42)、 −(4n)はそれぞれlo(
21) 。
(22)、・・・(2n)に付属する補助処理装置(図
面記号をAPCとする)、(5υ、(52)、 ・−(
5n)は各補助処理装置から対応するIOに回復信号を
送出する回復信号線である。
面記号をAPCとする)、(5υ、(52)、 ・−(
5n)は各補助処理装置から対応するIOに回復信号を
送出する回復信号線である。
第3図は補助処理装置の動作を示す動作タイムチャート
であって、同図(atは補助処理装置に内蔵されるタイ
マの出力パルス161、同図fblはデータ伝送回線の
接続(7)、同図(clはタイマブロック信号;81、
同図(dl il、J:データリンク確立(9)、同図
(e)はCPU tllから補助処理装置への情報の伝
送UO+ 、同図(f+は補助処理装置からIQに送出
する外部回復信号を示す。
であって、同図(atは補助処理装置に内蔵されるタイ
マの出力パルス161、同図fblはデータ伝送回線の
接続(7)、同図(clはタイマブロック信号;81、
同図(dl il、J:データリンク確立(9)、同図
(e)はCPU tllから補助処理装置への情報の伝
送UO+ 、同図(f+は補助処理装置からIQに送出
する外部回復信号を示す。
各補助処理装置は内蔵タイマの出力パルス(6)によっ
て初1υJ状態にリセットされるので、瞬間停電の場合
、或はサージ電圧が進入した場合等のように対応I(J
と同時に故障状態になったとしても、CPU’ tll
からの装求イぎ号を受16できぬ状態のままに保たれる
ことはない。
て初1υJ状態にリセットされるので、瞬間停電の場合
、或はサージ電圧が進入した場合等のように対応I(J
と同時に故障状態になったとしても、CPU’ tll
からの装求イぎ号を受16できぬ状態のままに保たれる
ことはない。
たとえは、IQ(2n)が故障した場合、CPU tl
lは伝送路(3)を介して補助処理装置(4n)に対し
て■0(2n)の回復要求信号を伝送する。この伝送は
第3図に示す手順により実行され、補助処理装置(4n
)はこの回復要求信号を受信し回復信号m(5n)を介
しlo(2n)に対し外部回復信号口)を送出する。1
0(2n)はこの外部回復信号(団により初期状態にリ
セットされてハングアップ状態から回復する。
lは伝送路(3)を介して補助処理装置(4n)に対し
て■0(2n)の回復要求信号を伝送する。この伝送は
第3図に示す手順により実行され、補助処理装置(4n
)はこの回復要求信号を受信し回復信号m(5n)を介
しlo(2n)に対し外部回復信号口)を送出する。1
0(2n)はこの外部回復信号(団により初期状態にリ
セットされてハングアップ状態から回復する。
なお、第2図はマルチドロップ式データ伝送システムの
場合を示したが、ルーフ式データ伝送システムについて
も同様である。また補助処理装置への伝送手順を第3図
に示すものよりも簡略化することもできる。
場合を示したが、ルーフ式データ伝送システムについて
も同様である。また補助処理装置への伝送手順を第3図
に示すものよりも簡略化することもできる。
以上のようにこの発明によれば、一定期間毎に初期状態
にリセットされる補助処理装置を設け、この補助処理装
置を介してcPUからIOを初期状態にリセットするの
で、IOがデータ伝送回線接続不能の状態にある場合で
も確実に回復処理を行うことができる。
にリセットされる補助処理装置を設け、この補助処理装
置を介してcPUからIOを初期状態にリセットするの
で、IOがデータ伝送回線接続不能の状態にある場合で
も確実に回復処理を行うことができる。
第1図はマルチドロップ式データ伝送システムを示すブ
ロック図、第2図はこの発明の一実施例を示すブロック
図、第3図は補助“処理装置の動作を示す動作タイムチ
ャートである。 +1l−CPU 、(21)、 (22)、−(2n)
−・・それぞれIO。 (、引・・・伝送路、(41) 、 (42)、・・・
(4n)・・・それぞれ補助処理装置内、(51)、
(b’l) 、・・・(5n)・・・それぞれ回復信号
線。 尚、谷図中同−符号は同−又は相当部分を示す。 代理人 大岩増雄 第1図 第2図
ロック図、第2図はこの発明の一実施例を示すブロック
図、第3図は補助“処理装置の動作を示す動作タイムチ
ャートである。 +1l−CPU 、(21)、 (22)、−(2n)
−・・それぞれIO。 (、引・・・伝送路、(41) 、 (42)、・・・
(4n)・・・それぞれ補助処理装置内、(51)、
(b’l) 、・・・(5n)・・・それぞれ回復信号
線。 尚、谷図中同−符号は同−又は相当部分を示す。 代理人 大岩増雄 第1図 第2図
Claims (1)
- 【特許請求の範囲】 中央処理装置と複数の入出力装置とが共通の伝送路を介
して相互にデータ転送を行う場合に、入出力装置111
11の原因により発生したハングアップ状態を回復する
ための計算機システムの回復処理装置Kにおいて、 各入出力装置に付蔵してそれぞれ設けられ上記共通の伝
送路に接続される各補助処理装置と、この各補助処理装
置内にそれぞれ設けられ、所定の周期で当該補助処理装
置の状態を初期化するタイマ装置と、 上記中央処理装置から任意の補助処理装置を指定して上
記共通の伝送路を介し回復要求信号を送出する手段と、 上記回復要求信号を受信した補助処理装置が、当該補助
処理装置と対応する入出力装置との間に設けられた回復
信号線を介して同値信号を送り上記対応する入出力装置
の状態を初期状態にリセットする手段とを備えたことを
特徴とする計算機システムの回復処理装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58237334A JPS60128741A (ja) | 1983-12-16 | 1983-12-16 | 計算機システムの回復処理装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58237334A JPS60128741A (ja) | 1983-12-16 | 1983-12-16 | 計算機システムの回復処理装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS60128741A true JPS60128741A (ja) | 1985-07-09 |
Family
ID=17013835
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP58237334A Pending JPS60128741A (ja) | 1983-12-16 | 1983-12-16 | 計算機システムの回復処理装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS60128741A (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6318741A (ja) * | 1986-07-10 | 1988-01-26 | Toshiba Corp | バスインタ−フエイス回路 |
JPS6446343A (en) * | 1987-08-13 | 1989-02-20 | Fujitsu Ten Ltd | Fail safe circuit |
JPH01303942A (ja) * | 1988-06-01 | 1989-12-07 | Hitachi Ltd | 通信制御システム |
JPH0289441A (ja) * | 1988-09-27 | 1990-03-29 | Toshiba Corp | 伝送制御装置 |
JPH03265244A (ja) * | 1990-03-14 | 1991-11-26 | Fujitsu Ltd | マルチドロップ接続端末回線切離し方式 |
AU666959B2 (en) * | 1992-11-27 | 1996-02-29 | Fujitsu Limited | Data processing apparatus with function of effecting hang-up processing |
-
1983
- 1983-12-16 JP JP58237334A patent/JPS60128741A/ja active Pending
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6318741A (ja) * | 1986-07-10 | 1988-01-26 | Toshiba Corp | バスインタ−フエイス回路 |
JPS6446343A (en) * | 1987-08-13 | 1989-02-20 | Fujitsu Ten Ltd | Fail safe circuit |
JPH01303942A (ja) * | 1988-06-01 | 1989-12-07 | Hitachi Ltd | 通信制御システム |
JP2528938B2 (ja) * | 1988-06-01 | 1996-08-28 | 株式会社日立製作所 | 通信制御システム |
JPH0289441A (ja) * | 1988-09-27 | 1990-03-29 | Toshiba Corp | 伝送制御装置 |
JPH03265244A (ja) * | 1990-03-14 | 1991-11-26 | Fujitsu Ltd | マルチドロップ接続端末回線切離し方式 |
AU666959B2 (en) * | 1992-11-27 | 1996-02-29 | Fujitsu Limited | Data processing apparatus with function of effecting hang-up processing |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7447818B2 (en) | System and method for controlling remote console functionality assist logic | |
ES2204896T3 (es) | Metodologia y mecanismo de control distribuido para realizar una conmutacion de proteccion automatica. | |
JPH02202247A (ja) | ローカルエリアネットワークステーション内でデータ経路を構成するための装置およびモジュラシステム | |
JPS60128741A (ja) | 計算機システムの回復処理装置 | |
US6385682B1 (en) | System and method for controlling remote console functionality assist logic | |
JPS6047531A (ja) | 多重信号伝送システムのフエイルセイフ回路 | |
CA2434899C (en) | Fault tolerance | |
JPS6135739B2 (ja) | ||
JPS63146626A (ja) | 光ル−プ監視装置 | |
JPS58182778A (ja) | 分散処理方式 | |
JPS60247760A (ja) | デ−タ通信システム | |
JPS5816493B2 (ja) | マルチプロセツサ処理システムにおけるハング・アツプ解除処理方式 | |
JP2558728B2 (ja) | 異常割込み処理装置 | |
JP3352607B2 (ja) | シリアルバス接続装置 | |
JPH0281151A (ja) | シリアルデータ転送システム | |
JP2931998B2 (ja) | コントローラシステム | |
JPH05225097A (ja) | データ宅内装置のインタフェース異常回復方法 | |
JPH03224048A (ja) | 転送中断通知方法 | |
JPS57111621A (en) | Bus monitoring system | |
JPS61187444A (ja) | 集線装置の診断方法 | |
JPS5952329A (ja) | デ−タ端末装置 | |
JPS6220445A (ja) | ステ−シヨン接続方法 | |
JP2003158528A (ja) | ファイバチャネル調停ループ対応装置におけるループ障害回復方法 | |
JPH10171674A (ja) | 2重化装置 | |
JPH11184734A (ja) | Cpuの相互監視装置 |