JPS60128621A - ドライエツチング方法 - Google Patents

ドライエツチング方法

Info

Publication number
JPS60128621A
JPS60128621A JP23860583A JP23860583A JPS60128621A JP S60128621 A JPS60128621 A JP S60128621A JP 23860583 A JP23860583 A JP 23860583A JP 23860583 A JP23860583 A JP 23860583A JP S60128621 A JPS60128621 A JP S60128621A
Authority
JP
Japan
Prior art keywords
dry etching
etching
pattern
resist
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP23860583A
Other languages
English (en)
Inventor
Kazuhiro Tanaka
和裕 田中
Yaichiro Watakabe
渡壁 弥一郎
Teruhiko Yamazaki
山崎 照彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP23860583A priority Critical patent/JPS60128621A/ja
Publication of JPS60128621A publication Critical patent/JPS60128621A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 この発明は、半導体ウェハまたはマスク用基板等の上に
形成された被エツチング膜忙、ドライエツチングにより
微細パターンを形成する方法に関するものである。
〔従来技術〕
半導体集積回路等の半導体装置を製造する際、微細パタ
ーン形成のために写真製版技術は必要不す欠なものであ
り、最近では電子ビームあるいはX線による露光装置の
採用などにより高精度の微細パターン形成が可能となっ
ている。また、プロセスの度合から種々の分野で研究さ
れつつある。
マスク製造工程においても、エツチング工程はドライ化
が早くなり研究され実用化されている。
ここで、従来のマスク製造工程の一例を第1図を用いて
説明する。第1図(a)〜<e)は従来方法の主要段階
における工程を示j断面図である。まず、第1図<a)
に示すように、ガラス基板1に金属薄膜(例えは金属ク
ロム)2を被着させたプレーIK電子ビーム露光用レジ
スト(例えはPMMAン3を約5,0OOAの厚さに被
着させ、170℃で20分間プリベータを行う。次に、
第1図(b)罠示すようK、電子ビームを9 X 10
−” C/crn2のドーズ量にて、所望のパターンに
対応して照射する。
その後、第1図(C)に示すように、MIBK(メチル
イソブチルケトン プロパツール)lの溶液を作成し、この溶液にて現像を
行い、パターン形成レジスト膜(以下「レジストパター
ン」と略称する)4を得る。その後、リンス乾燥し、第
1図(d)に示すように、レジストパターン4をマスク
として金属薄膜2をエツチングする。次に、第1図(e
)に示すように、レジストパターン4を除去して金属薄
膜パターン5を得る。
以上のように、電子ビーム露光用レジスト3は耐ガスプ
ラズマ性が悪いため、ウェットエツチング(薬液による
エツチング)で処理している。したがって、エツチング
中のサイドエツチング量が多いため寸法の制御が難しく
、微細パターンが得にくいという欠点があった。また、
薬液中の異物の介在は免れることはできず、低欠陥化の
妨げとなっている。さらに、自動化、省力化も困難であ
り、公害対′At上、廃液処理設備も必要であった。
〔発明の概要〕
この発明は、上記のような従来のものの欠点を除去する
ためになされたもので、ドライエツチングの際に、基板
温度を変化させ、あるいは同時にドライエツチングのガ
ス圧力を変化させること罠より、微細パターンを選択性
よく形成することを特徴とするドライエツチング方法を
提供することを目的としている。
〔発明の実施例〕
以下、この発明を図面に基づいて説明する〇第2図(a
)〜(e)はこの発明による微細ノ(ターン形成方法の
主要段階における工程を示す断面図である。まず、第2
図(a)に示すように、ガラス基板1上に、例えは金属
クロム等の金属薄膜2を形成する。その上に、電子ビー
ム露光用レジスト(CMS:東洋ソーダ社製)3を約5
,0OOAの厚さに被着させ、120℃で20分間ブリ
ベータを行う。次に第2図(b)に矢印にて示すように
1電子ビームを8 X 1 g−a 07cm”のドー
ズ量にて所望のパターンに対応して照射する。その後、
第2図(c) K示すように、MEK(メチルエチルケ
トン)7に対しfPA(インプロビールアルコール)3
0割合の溶液を作成し、この溶液に?3A像を行し・レ
ジストパターン4を得る。その後、現像液を除去しリン
ス乾燥させる。このようにして得られたレジストパター
ン4をマスクにして、金属薄膜2をドライエツチングす
る。ドライエツチング装置はH,IE(す7クテイブイ
オンエツチング)装置を用いて行い、エツチングガスは
CCI、、O,、およびN、の混合ガスを用い、圧力は
25 Pa、出力350 W、基板温度10℃の条件で
ドライエツチングを行う。圧力および基板温度を変化さ
せることによりエッチャントの反応メカニズムが従来の
方法とは異なり、当条件でエツチングを行うことにより
レジストパターン4と金M4薄膜2とのエツチング選択
比が向上し、レジストはドライエツチング中十分な耐性
を保ちドライエツチングが口■能となり、微細パターン
が鮮明なエツジで精度よく形成された。次に、第2図(
e)に示すように、レジストパターン4を除去して金属
薄膜パターン5を得る。
以上のように、基板温度および圧力を変化することがで
きる装置によりドライエツチングを行えば、レジストと
被エツチング材とのエツチング選択比を最適にできる条
件を見出すことかり能である。例えば、CMSのレジス
トの場合、10℃。
45 Paの条件下で上記と同様のエツチングを行った
場合、エツチング選択比(クロム膜のエツチング速度/
レジスト膜のエツチング速度)は約1.0であったが、
80℃、45Paの条件下では選択比は約3.0となっ
た。従来、CMSレジストは耐ドライエツチング性に劣
ったレジストであるが、この発明の方法を用いることに
より、さらに他のレジストあるいは金属薄膜についても
耐ドライエツチング性を持たせる条件を見い出すことが
刈能である。また、基板温度を変化させることによりエ
ッチャントを基板上の被エツチング材に均一に反応させ
る条件を見い出すことがi■能となり、基板上の素子寸
法の面内バラツキを最小限にすることができる。例えば
、CMSレジストを使用し基板温度10℃、圧力zsP
at出力350Wでは、5インチのクロムマスクの場合
γ(標準偏差)は0゜04μとなり選択比も良好で他の
条件よりも優れた結果が得られた。
このように、電子ビーム露光用レジスト3もこの発明の
方法によりドライエツチングが刈能となり、エツチング
中のサイドエツチング量も少なく、寸法精度が向上し欠
陥も少なくなった。従来、電子ビーム露光用レジスト3
の耐ドライエツチング性を増すためにレジスト自身の研
究開発がなされており、感度の旨いものは耐ドライエツ
チング性が低く、逆に感度の低いものは耐ドライエツチ
ング性が高いという相反する関係にあったが、この発明
の方法によれは感度、耐ドライエツチング性ともに高い
ものが得られる。
次に、この発明に用いたエツチング装置である几IE装
置の概略を第3図により説明する。第3図において、2
1は陽極、22は陰極、23は真空バルブ、24はガス
流量コントローラ、25はマツチングコントローラ、2
6は高周波(rf)電源、27は熱交換器、28はサー
モコントローラ、29は循環ポンプ、30は試料、31
は真空室である。
陰極22上に置かれた試料30はサーモコントローラ2
8で温度調節された循環水により基板の温度が変化でき
、また、真空バルブ23の調節により真空度の調節が可
能な機構となっている。rf電源26により発生された
rf電力はマツチングコントローラ25で周波数が13
.56 MHzにマツチングされ、陽極21に印加され
る。所望のエツチングガスをガス流量コントローラ24
より真空室31に流し印加された電圧により、ガスが解
離し試料30と反応することによりエツチングが進行す
る。第3図に示したRIE装置を用いることにより、こ
の発明は容易に実現り能となった。
なお、上記実施例ではガラス基板1上に金属クロム等の
金属薄膜を形成したものについて述べたが、ガラス基板
1以外の基板でもよく、また、金属クロム以外の薄膜で
もよく、同様の効果を奏する。また、上記実施例ではレ
ジストにCMSを用いた場合について述べたが、被エツ
チング材とよいエツチング選択性を持つものであれはよ
く、同様の効果を奏する。また、露光源に電子ビームを
用いる場合について述べたが、他の露光源、例えは、X
糎、イオンビーム2紫外線または遠紫外線などでもよく
同様の効果を奏する。さらに、エツチング条件について
は、よいエツチング選択性を祷られるものであれはこれ
以外でもよく同様の効果を奏する。
〔発明の効果〕
以上i分明したように、この発明は、被エツチング祠が
形成された基板温度を変化させ、あるいはこれと同時に
ドライエツチングのガス圧力を変化させるようにしたの
で、サイドエツチング量も少なくなり、寸法精度が向上
し、がっ、欠陥の少ない微細パターンが選択性よく形成
することができる利点が得られる。
【図面の簡単な説明】
第1図(a)〜(e)は従来のパターン形成方法を示す
断面図、第2図<a)〜(e)はこの発明の一実施例に
よるパターン形成方法を示す断面図、第3図はこの発明
に用いる几Ig装置の概略を示す図である。 図中、1はガラス基板、2は金属薄膜、3は電子ビーム
露光用レジスト、4はレジストパターン、5は金属薄膜
パターン、21は陽極、22は陰極、23は真空パルプ
、24はガス流量コントローラ、25はマツチングコン
トローラ、26は高周波電源、27は熱交換器、28は
サーモコン)I=−ラ、29は循環ポンプ、30は試料
、31は真空室である。 なお、図中の同一符号は同一または4目当部分を示す・ 代理人 大岩増雄 (外2名) 第1図 第2図 手続補正書(自発) ]1□オ。59 年5 −9 日 1、事件の表示 特願昭 58−238805号2、発
明の名称 ドライエツチング方法3、補正をする者 事件との関係 特許出願人 住、所 東京都千代田区丸の内二丁目2番3号名 称 
(601)三菱電機株式会社 代表者片山仁八部 4、代理人 住 所 東京都千代田区丸の内二丁目2番3号5、補正
の対象 明細書の発明の詳細な説明の欄 6、補正の内容 (1)明細書の第2頁2行の「写真製版技術」を、「写
真製版技術」と補正する。 (2)同じく第2頁8行の「早くなり」を、「早くから
」と補正する。 (3)同じく第5頁3行の[金属#11ジ2」を、「第
2図(d)に示すように金属薄膜2」と補正する。 (4)同じく第6頁9行の「エツチング性に劣った」を
、「エツチング性に優れた」と補正する。 (5)同じく第6頁19行の「クロムマスクの場合γ」
を、[クロムマスクの場合σ」と補正する。 以 上゛

Claims (1)

    【特許請求の範囲】
  1. 基板上に形成された被エツチング材にレジスト膜を塗布
    し、このレジスト膜に放射線を選択的に照射してパター
    ンニングした後、現像してレジストパターンを形成し、
    このレジストパターンをマスクとしてドライエツチング
    する工程において、基板温度を変化させ、あるいは前記
    基板温度の変化と同時にドライエツチングのガス圧ヵ’
    kW化させることにより微細パターンを選択性よく形成
    することを特徴とするドライエツチング方法。
JP23860583A 1983-12-15 1983-12-15 ドライエツチング方法 Pending JPS60128621A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23860583A JPS60128621A (ja) 1983-12-15 1983-12-15 ドライエツチング方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23860583A JPS60128621A (ja) 1983-12-15 1983-12-15 ドライエツチング方法

Publications (1)

Publication Number Publication Date
JPS60128621A true JPS60128621A (ja) 1985-07-09

Family

ID=17032661

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23860583A Pending JPS60128621A (ja) 1983-12-15 1983-12-15 ドライエツチング方法

Country Status (1)

Country Link
JP (1) JPS60128621A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5354416A (en) * 1986-09-05 1994-10-11 Sadayuki Okudaira Dry etching method

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5354416A (en) * 1986-09-05 1994-10-11 Sadayuki Okudaira Dry etching method

Similar Documents

Publication Publication Date Title
US4403151A (en) Method of forming patterns
US4307176A (en) Method of forming a pattern
JPS60128621A (ja) ドライエツチング方法
JPH08339950A (ja) フォトレジストパターン形成方法及びフォトレジスト処理装置
JPS60113427A (ja) 微細パタ−ン形成方法
JPS6359246B2 (ja)
JPS6049630A (ja) 半導体装置の製造方法
JPH05263218A (ja) 電子線レジスト及びその製造方法
JPH10261571A (ja) パターン形成方法
JPS59165423A (ja) 有機樹脂膜のテ−パ−エツチング方法
JPS6137774B2 (ja)
JPH07161619A (ja) 半導体ウェハのベーク方法及びベーク装置
JPH0432379B2 (ja)
JP2617923B2 (ja) パターン形成方法
JPS6281027A (ja) 微細パタ−ン形成方法
JPH04298017A (ja) 現像装置又はウェットエッチング装置における温度安定化法及び装置
JP2966127B2 (ja) レジストパターンの形成方法
KR0119272B1 (ko) 광 스텝퍼와 e-빔 사진전사 혼합 공정방법
JPS612326A (ja) レジストパタ−ンの形成方法
JPS63213343A (ja) 微細パタ−ンの形成方法
JP2000182940A (ja) レジストパターン形成方法
JPH0243172B2 (ja)
JPS599659A (ja) フオトマスクの製造方法
JPS59141227A (ja) 微細パタ−ン形成方法
JPS6191922A (ja) デスカム方法