JPS6012746A - 電子部品の実装方法 - Google Patents
電子部品の実装方法Info
- Publication number
- JPS6012746A JPS6012746A JP58120601A JP12060183A JPS6012746A JP S6012746 A JPS6012746 A JP S6012746A JP 58120601 A JP58120601 A JP 58120601A JP 12060183 A JP12060183 A JP 12060183A JP S6012746 A JPS6012746 A JP S6012746A
- Authority
- JP
- Japan
- Prior art keywords
- mounting
- semiconductor
- projections
- package
- base material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は、フラットパッケージ型またはチップ型の電
子部品を、プリント基板や梱包用マガジンなどに実装す
る方法に関するものである。
子部品を、プリント基板や梱包用マガジンなどに実装す
る方法に関するものである。
従来、プリント基板に、たとえば、フラットパッケージ
型半導体を実装する方法として、っぎの方法か一般的に
行われていた。
型半導体を実装する方法として、っぎの方法か一般的に
行われていた。
その１つは、第１図（ａ）から明らかなように、フラッ
トパッケージ型半導体（以下、半導体という）（１）を
プリント基板（２）」二で位置合わせして、そのリード
線（１ａ）をプリント基板（２）の半田付はランド（３
）に印刷されたクリーム半田上に位置決めし、その後、
同図（ｂ）のように、リフローによって１４ ＋１’ｌ
付け（４）を施すが、または、上記半田付はランド（３
）に予備半ＩＪＩを付け、半ＩＴＩごてを用いて仮固定
した後、熱圧着によって半田付け（４）を施すものであ
った。しかし、この方法では、半導体（１）の位置合わ
せをマーキングにたよっており、しかも、位置合わせ後
に半導体（１）の移動が起こりやすいため、機械または
手付けによる実装作業において細心の注意を払ってもそ
の作業が困難で、半田付は時に、ブリッジや゛ｌ’：Ｉ
ＩＩポールを生じやすく、かつ、その修正に余分な労力
を要する欠点があった。
トパッケージ型半導体（以下、半導体という）（１）を
プリント基板（２）」二で位置合わせして、そのリード
線（１ａ）をプリント基板（２）の半田付はランド（３
）に印刷されたクリーム半田上に位置決めし、その後、
同図（ｂ）のように、リフローによって１４ ＋１’ｌ
付け（４）を施すが、または、上記半田付はランド（３
）に予備半ＩＪＩを付け、半ＩＴＩごてを用いて仮固定
した後、熱圧着によって半田付け（４）を施すものであ
った。しかし、この方法では、半導体（１）の位置合わ
せをマーキングにたよっており、しかも、位置合わせ後
に半導体（１）の移動が起こりやすいため、機械または
手付けによる実装作業において細心の注意を払ってもそ
の作業が困難で、半田付は時に、ブリッジや゛ｌ’：Ｉ
ＩＩポールを生じやすく、かつ、その修正に余分な労力
を要する欠点があった。
他の１つは、第２図（ａ）から明らかなように、プリン
ト基板（２）おける所定の２以上の箇所に接着剤（５）
塗布しておき、その上から半導体（１）を配置して、半
導体（１）のリード線（ｌａ）を半田付はランド（３）
に位置決めすると同時に、上記接着剤（５）によって半
導体（１）をプリント基板（２）に仮固定し、その後、
同図（ｂ）のように、ディップあるいはフローによって
半１ｎ付け（４）を施すものであった。しかし、この方
法によっても１位置決め後の半導体（１）の移動を完全
に阻止することはできず、また、接着剤（５）をプリン
ト基板（２）上の複数箇所に塗布しなければならないと
いう余分な工程が必要になる欠点があった。
ト基板（２）おける所定の２以上の箇所に接着剤（５）
塗布しておき、その上から半導体（１）を配置して、半
導体（１）のリード線（ｌａ）を半田付はランド（３）
に位置決めすると同時に、上記接着剤（５）によって半
導体（１）をプリント基板（２）に仮固定し、その後、
同図（ｂ）のように、ディップあるいはフローによって
半１ｎ付け（４）を施すものであった。しかし、この方
法によっても１位置決め後の半導体（１）の移動を完全
に阻止することはできず、また、接着剤（５）をプリン
ト基板（２）上の複数箇所に塗布しなければならないと
いう余分な工程が必要になる欠点があった。
この発明は従来の欠点を改善するためになされたもので
、プリント基板などの実装用基材に対する半導体その他
の電子部品の位置決めを、その電子部品のパッケージに
設けられた突起と実装用基材に設けられた位置決め用凹
所との嵌合によって容易かつ確実に行うことのできる実
装方法を提供することを目的とする。
、プリント基板などの実装用基材に対する半導体その他
の電子部品の位置決めを、その電子部品のパッケージに
設けられた突起と実装用基材に設けられた位置決め用凹
所との嵌合によって容易かつ確実に行うことのできる実
装方法を提供することを目的とする。
以下、この発明の実廊例を図１面にしたがって説明する
。
。
第１実施例においては、第３図（ａ）から明らかなよう
に、電子部品の１例としての半導体（１）は、 ｐｔＳ
１図（ａ）で説明したものと同様に、そのリード線（１
ａ）がプリント基板（２）の半ｒ＋１４’ｊけランド（
３）に位置決めされるが、その場合に、第３図（ｂ）に
よく示されるように、半導体（２）のパッケージの゛所
定箇所にテーパ状の突起（８ａ）（ｅｂ）が設けられて
おり、一方、プリント基板（２）には、これらの突起（
６ａ）（８ｂ）が挿入される位置決め用凹所（７ａ）
（７ｂ）が形成されているのであって、上記位置決めは
、突起（Ｅｔａ）（８ｂ）を−位置決め用凹所（７ａ）
（７ｂ）に挿入することによって自動的に行われる。こ
うして位置決めされた半導体（１）のリード線（ｌａ）
は、第１図（ｂ）で説ＩＪＩ した従来のものにおける
のと同様の方法で、半田付け（４）が施されてプリント
基板（２）に実装される。
に、電子部品の１例としての半導体（１）は、 ｐｔＳ
１図（ａ）で説明したものと同様に、そのリード線（１
ａ）がプリント基板（２）の半ｒ＋１４’ｊけランド（
３）に位置決めされるが、その場合に、第３図（ｂ）に
よく示されるように、半導体（２）のパッケージの゛所
定箇所にテーパ状の突起（８ａ）（ｅｂ）が設けられて
おり、一方、プリント基板（２）には、これらの突起（
６ａ）（８ｂ）が挿入される位置決め用凹所（７ａ）
（７ｂ）が形成されているのであって、上記位置決めは
、突起（Ｅｔａ）（８ｂ）を−位置決め用凹所（７ａ）
（７ｂ）に挿入することによって自動的に行われる。こ
うして位置決めされた半導体（１）のリード線（ｌａ）
は、第１図（ｂ）で説ＩＪＩ した従来のものにおける
のと同様の方法で、半田付け（４）が施されてプリント
基板（２）に実装される。
この実施例では、突起（Ｂａ） （８ｂ）が半導体（１
）の中央とコーナに各別に設けられ、しかも、各突起（
６ａ）（６ｂ）の太さが異なっているので、位置決めの
際にその方向性を誤ることのない利点がある。なお、上
述した突起の数は１つであっても複数であっても良いこ
とは勿論である。また、突起の形状は、上述したテーパ
状のものの他、くさび形や多角柱状のものにしても良し
：。
）の中央とコーナに各別に設けられ、しかも、各突起（
６ａ）（６ｂ）の太さが異なっているので、位置決めの
際にその方向性を誤ることのない利点がある。なお、上
述した突起の数は１つであっても複数であっても良いこ
とは勿論である。また、突起の形状は、上述したテーパ
状のものの他、くさび形や多角柱状のものにしても良し
：。
第２実施例においては、第４図（ａ）のように、プリン
ト基板（２）と半導体（’ｌ）との位置合ゎせを、プリ
ント基板（２）上の所定箇所に接着剤（５）をＮＡ存し
た後で行うのであって、第２図（ａ） （ｂ）で説明し
た従来方法に対応する。プリント基板（２）と半導体（
１）との位置合わせ、つまり。
ト基板（２）と半導体（’ｌ）との位置合ゎせを、プリ
ント基板（２）上の所定箇所に接着剤（５）をＮＡ存し
た後で行うのであって、第２図（ａ） （ｂ）で説明し
た従来方法に対応する。プリント基板（２）と半導体（
１）との位置合わせ、つまり。
リード線（ｌａ）と半田付はランド（３）との位置決め
は、第３図（ａ）で説明したところと同様である。位置
決め後は、第４図（ｂ）のように、リード線（Ｉａ）に
対してディップまたはフローにより半田付け（４）が施
される。
は、第３図（ａ）で説明したところと同様である。位置
決め後は、第４図（ｂ）のように、リード線（Ｉａ）に
対してディップまたはフローにより半田付け（４）が施
される。
この実施例のように半田付け（０をディップまたはフロ
ーによって施す場合に、接着剤（５）を使用する。こと
が必要であるとしても、突起（８ａ）（ｅｂ）と位置決
め用凹書（？ａ） （７ｂ）との嵌合によって位置決め
を行うようにすれば、゛プリント基板（２）への接着剤
（５）の塗布箇所は１箇所だけで良くなり、また、接着
剤（５）の塗布量に細心の注意を払う必要も少なくなる
利点がある。
ーによって施す場合に、接着剤（５）を使用する。こと
が必要であるとしても、突起（８ａ）（ｅｂ）と位置決
め用凹書（？ａ） （７ｂ）との嵌合によって位置決め
を行うようにすれば、゛プリント基板（２）への接着剤
（５）の塗布箇所は１箇所だけで良くなり、また、接着
剤（５）の塗布量に細心の注意を払う必要も少なくなる
利点がある。
第３実施例は、第５図（ａ）（ｂ）のように、縦型マガ
ジン（８）に複数の半導体（１）を段積み状に収納して
梱包する場合の実装方法である。すなわち、縦型マガジ
ン（８）に半導体（１）を機械的に段積みしても、第５
図（ト）から明らかなように、各半導体（１）の突起（
８ａ）（８ｂ）が、隣接する半導体（１）相互間のスペ
ーサとして作用するので、半導体（１）のリード線’（
ｌａ）どうしが干渉するおそれがなく、その保護がはか
れる。
ジン（８）に複数の半導体（１）を段積み状に収納して
梱包する場合の実装方法である。すなわち、縦型マガジ
ン（８）に半導体（１）を機械的に段積みしても、第５
図（ト）から明らかなように、各半導体（１）の突起（
８ａ）（８ｂ）が、隣接する半導体（１）相互間のスペ
ーサとして作用するので、半導体（１）のリード線’（
ｌａ）どうしが干渉するおそれがなく、その保護がはか
れる。
第４実施例は、第６図（ａ）（ｂ）のように、横型マガ
ジン（８）に複数の半導体（１）を並列状に収納して梱
包する場合の実装方法である。この場合、横型マガジン
（８）には、半導体（１）の突起（６ａ）（ｓｂ）が挿
入される２条の溝状の位置決め用凹所（７ａ） （７ｂ
）が形成されており、この凹所（７ａ） （７ｂ）に突
起（８ａ）（６ｂ）を挿入した状態で半導体（１）を実
装する。これによれば、実装後に、半導体（１）が移動
することはないので、そのリード線（１ａ）が横型マガ
ジン（９）の内壁に干渉することがなく、その保護がは
かれる。
ジン（８）に複数の半導体（１）を並列状に収納して梱
包する場合の実装方法である。この場合、横型マガジン
（８）には、半導体（１）の突起（６ａ）（ｓｂ）が挿
入される２条の溝状の位置決め用凹所（７ａ） （７ｂ
）が形成されており、この凹所（７ａ） （７ｂ）に突
起（８ａ）（６ｂ）を挿入した状態で半導体（１）を実
装する。これによれば、実装後に、半導体（１）が移動
することはないので、そのリード線（１ａ）が横型マガ
ジン（９）の内壁に干渉することがなく、その保護がは
かれる。
第５実施例は、梱包用台紙を用いて半導体を梱包する実
装方法である。すなわち、第７図（ａ）のように、キャ
リアテープ方式の台紙（１０）に位置決め用凹所（７ａ
） （７ｂ）を有する両面粘着テープ（１１）を貼り合
わせ、この両面粘着テープ（１１）上に半導体（１）を
おくときに、半導体（１）の突起（６ａ） （６ｂ）を
」二記凹所（７ａ）（７ｂ）に挿入するにのようにすれ
ば、台紙（１０）と半導体（１）とが位置ずれを起こさ
ないので、実装の機械化が可能となる。なお、第７図（
ａ） （ｂ）において、（１２）は送り穴を示す・ 上述した実装方法は、半導体以外のフラットノクツケー
ジ型またはチップ型の電子部品に対しても同様に適用で
きる。
装方法である。すなわち、第７図（ａ）のように、キャ
リアテープ方式の台紙（１０）に位置決め用凹所（７ａ
） （７ｂ）を有する両面粘着テープ（１１）を貼り合
わせ、この両面粘着テープ（１１）上に半導体（１）を
おくときに、半導体（１）の突起（６ａ） （６ｂ）を
」二記凹所（７ａ）（７ｂ）に挿入するにのようにすれ
ば、台紙（１０）と半導体（１）とが位置ずれを起こさ
ないので、実装の機械化が可能となる。なお、第７図（
ａ） （ｂ）において、（１２）は送り穴を示す・ 上述した実装方法は、半導体以外のフラットノクツケー
ジ型またはチップ型の電子部品に対しても同様に適用で
きる。
以」二詳述したように、この発明による実装方法によれ
ば、つぎの諸効果が達成される６すなわち、プリント基
板のような実装用基材に電子部品を実装する場合、従来
は、電子部品と実装用基材との位置合わせを目視または
パターン認識にたよっていたので、リード線間隔が狭い
ときには位置ずれが発生しや−すく、正確な位置合わせ
が困難であったが、この発明によれば、電子部品の突起
を実装用基材の位置決め用凹所に挿入するだけの簡単な
操作で、電子部品の方向状めおよび位置決めが容易かつ
確実に行われるようになって実装時間の短縮がはかられ
、かつ、位置決め後に位置ずれを起こすこともなくなる
。また、熱圧着やディップによってり−１・線を半１．
１１付けする場合でも、その前段階の仮固定が不要にな
る利点もある。さらに、接着剤によって電子部品を実装
用基材に仮固定する必要が生じても、接着剤を実装用基
材の１筒所のみに塗布すれば良いので、従来のように複
数箇所へ塗布するという余分の工程が不要になる。さら
にまた、実装用基材に設けられる位置決め用凹所と電子
部品の突起との保合によって実装信頼性が高まる。
ば、つぎの諸効果が達成される６すなわち、プリント基
板のような実装用基材に電子部品を実装する場合、従来
は、電子部品と実装用基材との位置合わせを目視または
パターン認識にたよっていたので、リード線間隔が狭い
ときには位置ずれが発生しや−すく、正確な位置合わせ
が困難であったが、この発明によれば、電子部品の突起
を実装用基材の位置決め用凹所に挿入するだけの簡単な
操作で、電子部品の方向状めおよび位置決めが容易かつ
確実に行われるようになって実装時間の短縮がはかられ
、かつ、位置決め後に位置ずれを起こすこともなくなる
。また、熱圧着やディップによってり−１・線を半１．
１１付けする場合でも、その前段階の仮固定が不要にな
る利点もある。さらに、接着剤によって電子部品を実装
用基材に仮固定する必要が生じても、接着剤を実装用基
材の１筒所のみに塗布すれば良いので、従来のように複
数箇所へ塗布するという余分の工程が不要になる。さら
にまた、実装用基材に設けられる位置決め用凹所と電子
部品の突起との保合によって実装信頼性が高まる。
一方、電子部品をマガジンなどの実装用基材に梱包して
実装する場合であっても、実装時における電子部品の位
置決めが確実になされるので、電子部品のリード線の保
護がはかられ、実装の機械化がｒｉｆ能となる。
実装する場合であっても、実装時における電子部品の位
置決めが確実になされるので、電子部品のリード線の保
護がはかられ、実装の機械化がｒｉｆ能となる。
第１図（ａ）は従来の実装方法を説明するための１１面
図、同図（ｂ）は同縦断面図、第２図（ａ）は従来の他
の実装方法を説明するための平面図、同図（ｂ）は同縦
断面図、第３図（ａ）はこの発明の第１実施例による実
装方法を説明するための平面図、同図（ｂ）は同縦断面
図、第４図（ａ）は第２実施例による実装方法を説明す
るための平面図、同図（ｂ）は同縦断面図、第５図（ａ
）は第３実施例による実装方法を説明するための平面図
、同図（ｂ）は同縦断面図、第６図（ａ）は第４実施例
による実装方法を説明するための横断面図、同図（ｂ）
は同縦断面図、第７図（ａ）は第５実施例による実装方
法を説明するための平面図、同図（ｂ）は同縦断面図で
ある。 （１）・−・フラットパッケージ型半導体、（１ａ）・
−・リー ド線、（２）ψ・・プリント基板、（８ａ）
（６ｂ） −−−突起、（７ａ）（７ｂ）・・・位置決
め用凹所、（８）・・・縦型マガジン、（９）・拳−横
型マガジン。 なお、図中、同一符号は同一または相当部分を示す。 代理人 大岩増雄 第１図（ａ） 第２図（ａ） 第３図（ａ） ｔ ｊ 第１図（ｂ） 第２図（ｂ） 第３図（ｂ）
図、同図（ｂ）は同縦断面図、第２図（ａ）は従来の他
の実装方法を説明するための平面図、同図（ｂ）は同縦
断面図、第３図（ａ）はこの発明の第１実施例による実
装方法を説明するための平面図、同図（ｂ）は同縦断面
図、第４図（ａ）は第２実施例による実装方法を説明す
るための平面図、同図（ｂ）は同縦断面図、第５図（ａ
）は第３実施例による実装方法を説明するための平面図
、同図（ｂ）は同縦断面図、第６図（ａ）は第４実施例
による実装方法を説明するための横断面図、同図（ｂ）
は同縦断面図、第７図（ａ）は第５実施例による実装方
法を説明するための平面図、同図（ｂ）は同縦断面図で
ある。 （１）・−・フラットパッケージ型半導体、（１ａ）・
−・リー ド線、（２）ψ・・プリント基板、（８ａ）
（６ｂ） −−−突起、（７ａ）（７ｂ）・・・位置決
め用凹所、（８）・・・縦型マガジン、（９）・拳−横
型マガジン。 なお、図中、同一符号は同一または相当部分を示す。 代理人 大岩増雄 第１図（ａ） 第２図（ａ） 第３図（ａ） ｔ ｊ 第１図（ｂ） 第２図（ｂ） 第３図（ｂ）
Claims (4)
- （１）電子部品のパッケージに設けられた突起を、実装
用基材に設けられた位置決め用凹所に挿入して位置決め
する電子部品の実装方法。 - （２）実装用基材がプリント基板である特許請求の範囲
ｆＪＳ１項記載の電子部品の実装方法。 - （３）実装用基材が、電子部品の梱包用マガジンである
特許請求の範囲第１項記載の電子部品の実装方法。 - （４）実装用基材が、電子部品の梱包用台紙であり、位
置決め用凹所が上記台紙に貼着された両面粘ノＩテープ
に形成されている特許請求の範囲第１Ｊ／＋記載の電子
部品の実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58120601A JPS6012746A (ja) | 1983-07-01 | 1983-07-01 | 電子部品の実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58120601A JPS6012746A (ja) | 1983-07-01 | 1983-07-01 | 電子部品の実装方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6012746A true JPS6012746A (ja) | 1985-01-23 |
Family
ID=14790289
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58120601A Pending JPS6012746A (ja) | 1983-07-01 | 1983-07-01 | 電子部品の実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6012746A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007127202A1 (en) * | 2006-04-28 | 2007-11-08 | Sandisk Corporation | Molded sip package with reinforced solder columns |
| US7422242B2 (en) | 2003-07-11 | 2008-09-09 | Honda Motor Co., Ltd. | Filler pipe arranging structure for vehicle |
| US7435624B2 (en) | 2006-04-28 | 2008-10-14 | Sandisk Corporation | Method of reducing mechanical stress on a semiconductor die during fabrication |
| US8878346B2 (en) | 2006-04-28 | 2014-11-04 | Sandisk Technologies Inc. | Molded SiP package with reinforced solder columns |
-
1983
- 1983-07-01 JP JP58120601A patent/JPS6012746A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7422242B2 (en) | 2003-07-11 | 2008-09-09 | Honda Motor Co., Ltd. | Filler pipe arranging structure for vehicle |
| WO2007127202A1 (en) * | 2006-04-28 | 2007-11-08 | Sandisk Corporation | Molded sip package with reinforced solder columns |
| US7435624B2 (en) | 2006-04-28 | 2008-10-14 | Sandisk Corporation | Method of reducing mechanical stress on a semiconductor die during fabrication |
| TWI404174B (zh) * | 2006-04-28 | 2013-08-01 | Sandisk Technologies Inc | 具有強化焊料柱之模化系統級封裝及減低半導體晶粒上於製造中之機械應力的方法 |
| US8878346B2 (en) | 2006-04-28 | 2014-11-04 | Sandisk Technologies Inc. | Molded SiP package with reinforced solder columns |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6012746A (ja) | 電子部品の実装方法 | |
| JPS63129652A (ja) | 半導体装置 | |
| US5250842A (en) | Semiconductor devices using tab tape | |
| JP2504510B2 (ja) | 電子部品 | |
| JPH0739260Y2 (ja) | 混成集積回路装置 | |
| JPH0346522Y2 (ja) | ||
| JPH08213747A (ja) | 表面実装部品の実装方法 | |
| JPS59117139A (ja) | 半導体装置 | |
| JPS635248Y2 (ja) | ||
| JPH01135050A (ja) | 半導体装置 | |
| JP2642175B2 (ja) | 基板に対する電子部品の半田付け実装方法 | |
| JPS6292342A (ja) | 表面実装用半導体パツケ−ジ | |
| KR20200098867A (ko) | 반도체 소자의 솔더지그 | |
| JPS62263693A (ja) | 電子部品をプリント回路基板にはんだ付けする方法 | |
| JPS6010695A (ja) | 電子部品の実装方法 | |
| JPS616890A (ja) | チツプキヤリア実装構造 | |
| JPS6143458A (ja) | 電子部品 | |
| JPH03125468A (ja) | 半導体集積回路装置の実装方法およびそれに用いる半導体集積回路装置 | |
| JPH0349418Y2 (ja) | ||
| JPH0749825Y2 (ja) | チップ部品の半田付構造 | |
| JPS58143597A (ja) | 部品取付方法 | |
| JPH0536296Y2 (ja) | ||
| JPH03248543A (ja) | フィルムキャリアテープ | |
| JPH06338680A (ja) | 半導体封止パッケージの搭載方法 | |
| JP2938010B1 (ja) | 半導体装置実装位置決め治具及び半導体装置の実装位置決め方法 |