JPS6012706B2 - 制御装置 - Google Patents

Description

【発明の詳細な説明】 本発明はビデオテープレコーダ（以下ＶＴＲという）の
サーボ回路のように、ある信号の位相を他の信号の位相
に対して所定の関係を保つように制御するための制御装
置に関するものであり、同期引込み時間を短縮するとと
もに比較信号のうちの少くとも一方が欠除した場合でも
次の同期引込みに何ら影響を与えないようにすることを
目的とするものである。

通常の平衡点を有する制御系では、直流成分を除去して
構成できない。

そのため制御系に用いるフィル夕回路には直流成分通過
形のローパスフィル夕が良く用いられる。ところが起動
時の如く制御系がステップ応答をすべき時には、フィル
夕の時定数によって応答が制限されるため同期引込み時
間が長くなる欠点があった。もちろんフィル夕の時定数
のみならずモータの時定数によっても制限を受けるが、
ここではフィル夕だけについて考える。即ち、平衡点の
電圧がフィルタ回路のコンデンサに充電されるまでの時
間を要していた。この問題点を解消すべくコンデンサの
アース側端子を平衡点近傍の一定直流電圧でバイアスす
ることが提案されている。

第１図はこのようなフィルタ回路の一例を示すものであ
り、１は入力端子、２は出力端子、Ｒ，，Ｒ２は抵抗、
Ｃはコンデンサ、ＥＢは直流バイアス源である。

端子１へ入力される信号の直流分がＥ＾〔Ｖ〕であると
き、バイアス源ＥＢの直流電−庄をＥ＾〔Ｖ〕近傍にし
ておけば、コンデンサＣへは殆んど電荷を充電させる必
要がなく、充電のための時間を不用にできるものである
。また、３はコンデンサＣの信号経路側端子、４はアー
ス側端子である。ところが、この方法であるとＶＴＲサ
ーボ回路の位相制御系の如く、比較信号のうちの少くと
も一方の信号が欠除した時には、フィルタ入力信号（位
相比較出力）が０又は電源電圧に近い電圧の何れかにな
り、前記コンデンサは充電される。

したがって次に信号の欠除がなくなった時はその充電電
荷を逆に放電させなければならず、欠除期間がフィルタ
時定数に比べて無視できない時間に及ぶと同期引込み時
間が長くなってしまう。即ち起動時には効果的であって
も、定常動作時にあって比較信号のうちの少くとも一方
が欠除するような場合には効果的でない。本発明はこの
ような欠点を除去し信号の欠除があった場合でも次の同
期引込みに時定数の影響を与えないようにしたものであ
る。

第２図は本発明の基本構成を示し「第３図Ｌ第４図は他
の構成を示す。

第２図において、入力端子５，６には基準信号又は従属
信号の１方が入力される。

基準信号としては速度制御系であれば速度基準信号、位
相制御系であれば位相基準信号であり、従属信号として
は回転速度変検出パルス、回転位置検出パルスがそれぞ
れ該当する。端子５へ入力された矩形波信号Ｓ，を波形
変換回路７へ入力し、比較傾斜部例えば正勾配傾斜部を
有する台形波信号Ｓ２に変換する。この信号Ｓ２をサン
プルホールド回路８の１入力とし、前記端子６へ入力さ
れるサンプリングパルス信号Ｓ３を池入力としてサンプ
ルホールド出力を得、次段のフィル夕回路９へ入力し、
フィルタ出力を出力端子２へ導出する。即ち１点鎖線Ａ
で囲んだ部分は従来公知の部分である。本発明は、サン
プルホールド回路１０を新たに加えたことにより前記矩
形波信号Ｓ，を前記サンプリングパルスＳ３でサンプリ
ングし、そのサンプルホールド出力のレベル調整を行な
い、前記フィル夕回路９のコンデンサアース側端子４の
バイアス源とするものである。

すなわち、位相比較すべき一方の信号Ｓ，の存在にとも
なって生じる一定レベルの信号を他方の信号でサンプル
ホールドし、そのサンプルホールド出力をレベル調整し
て従来の第１図に示すバイアス源ＥＢの代りにコンデン
サＣへ印加するものである。このように構成すれば、何
れか一方の信号が欠除した場合でもサンプルホールド回
路８と１０の出力を略同一とすることによりコンデンサ
への不用な充電が全く行なわれなくなる。ここでサンプ
ルホールド回路１０への入力信号である矩形波信号Ｓ，
の代りに台形波信号Ｓ２を用いる構成とすればサンプル
ホールド出力が回路８と同一のものが得られフィルタ回
路の作用を打消してしまう。この場合は、第３図に示す
ように新たに加えたパルス遅延回路１１でサンプリング
パルスＳ３を遅延させ、遅延パルスＳ４をサンプルホー
ルド回路１０のサンプリングパルスとすれば良い。

またこの構成であれば信号Ｓ２の代りにＳ，を用いても
何ら差し使えない。点線はそれを示す。次に第４図は他
の実施例を示すもので比較傾斜部を負勾配とした場合で
、第２図、第３図の実施例に比べて極性が逆になるため
極性反転を行う必要がある。

しかしサンプルホールド回路１０の出力の出方はサンプ
ルホールド回路８の出力の出方と磁性が一致するのが好
ましいため、この場合は信号Ｓ３をパルス遅延回路１
１′で遅延させ遅延パルスＳ４′をサンプルホールド回
路８のサンプリングパルスとすれば良い。この時も信号
Ｓ２の代りにＳ，を用いても何ら差し使えない。点線は
それを示す。また図示していないが負勾配傾斜を用いる
場合第２図と同構成でも可能であって、この時は信号Ｓ
．の反転信号Ｓ，をサンプルホールド回路１０の入力と
する必要がある。

ただしこの場合制御系の起動動作時のフィルタ回路９へ
のバイアスの与え方は逆極性となる可能性があるが、定
常動作時の信号欠除に対してはサンプリングパルスＳ３
が欠除するときのみ効果的であって、矩形波信号Ｓ，が
欠除するときは効果的でない面がある。以上のように本
発明は別に設けたサンプルホ−ルド回路にてフィル夕回
路のコンデンサアース側端子の直流バイアスを与える構
成であるため、比較信号のうちの少くとも一方の信号が
欠除した場合でもコンデンサへの逆充電がなく常に同様
な条件で同期引込みが可能であり、引込み時間を短くす
ることができるという特徴を有する。

【図面の簡単な説明】

第１図は従来の制御装置におけるフィル夕の結線図、第
２図、第３図、第４図ａは本発明の一実施例における制
御装置のブロック図、同ｂはその動作を説明する波形図
である。 ７・・・・・・波形変換回路、８・・・・・・サンプル
ホールド回路、９・・・・・・フィルタ回路、１０・・
・…サンプルホールド回路。 第１図 第２図 第３図 第４図

Claims (1)

【特許請求の範囲】
1. １ 第１の信号と第２の信号の位相比較を行なう第１の
   サンプルホールド回路と、上記第１のサンプルホールド
   回路の出力を入力とし、出力側とアース側の間にコンデ
   ンサが接続され、少くとも直流成分伝達可能なフイルタ
   回路と、前記第１の信号にともなって生じる一定レベル
   の信号を、前記第２の信号でサンプルホールドする第２
   のサンプルホールド回路と、この第２のサンプルホール
   ド回路のホールド出力に応じた予じめ定められた一定レ
   ベルの信号を上記フイルタ回路のコンデンサのアース側
   のバイアスとして供給する手段とよりなる制御装置。