JPS60124821A - 半導体基体に被着されたポジレジスト現像方法 - Google Patents
半導体基体に被着されたポジレジスト現像方法Info
- Publication number
- JPS60124821A JPS60124821A JP23236483A JP23236483A JPS60124821A JP S60124821 A JPS60124821 A JP S60124821A JP 23236483 A JP23236483 A JP 23236483A JP 23236483 A JP23236483 A JP 23236483A JP S60124821 A JPS60124821 A JP S60124821A
- Authority
- JP
- Japan
- Prior art keywords
- pure water
- semiconductor substrate
- time
- positive resist
- passed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/26—Processing photosensitive materials; Apparatus therefor
- G03F7/30—Imagewise removal using liquid means
- G03F7/3021—Imagewise removal using liquid means from a wafer supported on a rotating chuck
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は半導体製造工程に係り、特にその半導体基体
に被着されたポジレノスト現像方法の改良に関する。
に被着されたポジレノスト現像方法の改良に関する。
従来、導体基体の写真蝕刻工程において、ポジレジスト
を用いてレノスト・平ターンを得る場合、現像方法とし
て・マツチ処理によるディップ法によって行なわれてい
た。
を用いてレノスト・平ターンを得る場合、現像方法とし
て・マツチ処理によるディップ法によって行なわれてい
た。
ところで、このようナノマツチ処理によるディップ法を
用いた現像方法にあっては現像液がＣＯｌを吸収したり
、溶解レジストによる液の劣化等の経時変化を生じる問
題を有すると共に、微ａパターンの寸法制御性が劣り、
しかも自動化することが困雌であった。
用いた現像方法にあっては現像液がＣＯｌを吸収したり
、溶解レジストによる液の劣化等の経時変化を生じる問
題を有すると共に、微ａパターンの寸法制御性が劣り、
しかも自動化することが困雌であった。
このため、近時ではインライン枚葉処理によるスプレー
法及びシャワー法を採用して自動化を促進している。こ
の場合、ポルシス）Ｙ用いて露光した半導体基体は第１
図に示すように現像工程（１）で現像した後、洗浄工程
（２）ケ介して乾燥工程（３）に導ひかれ、現像を完了
していた。
法及びシャワー法を採用して自動化を促進している。こ
の場合、ポルシス）Ｙ用いて露光した半導体基体は第１
図に示すように現像工程（１）で現像した後、洗浄工程
（２）ケ介して乾燥工程（３）に導ひかれ、現像を完了
していた。
しかしながら、上記のような現像方法にあっては写真蝕
刻工程の前及び露光前後に付層した塵等の付着状態で現
１沫する虞れがある。このため、上記半導体基体は表面
部の濡れ性が悪くなって微細パターンの面内寸法が不均
一になるという問題を有している。
刻工程の前及び露光前後に付層した塵等の付着状態で現
１沫する虞れがある。このため、上記半導体基体は表面
部の濡れ性が悪くなって微細パターンの面内寸法が不均
一になるという問題を有している。
また、上記現像方法にあっては現像後の半導体基体の洗
浄が不十分す箇所が生じる虞れがあり、現像液残りが出
米易すいという問題を有していた。
浄が不十分す箇所が生じる虞れがあり、現像液残りが出
米易すいという問題を有していた。
この発明は上記の事情に鑑みてなされたもので簡易な構
成で、しかもポジレジストの７４ターニングの均一性を
効果的に向上化し得るようにした半導体基体に被着され
たポジレノスト現渾方法を提供することを目的とする。
成で、しかもポジレジストの７４ターニングの均一性を
効果的に向上化し得るようにした半導体基体に被着され
たポジレノスト現渾方法を提供することを目的とする。
すなわち、この発明は露光した半導体基体をスピンナー
ヘッド部に装着して回転駆動しながら該半導体基体の表
面を純水洗浄する第１の工程と、この第１の工程に連続
して前半導体基体の表面を回転駆動しながら希釈したポ
ジレジスト現像液で洗浄する第２の工程と、この第２の
工程に連続して前記半導体基体の露光部を選択的に除去
現像する第３の工程と、この第３の工程に連続して前記
半導体基体を回転数の異なった第１及び第２の回転数で
純水洗浄する第４の工程とを具備することを特徴とする
。
ヘッド部に装着して回転駆動しながら該半導体基体の表
面を純水洗浄する第１の工程と、この第１の工程に連続
して前半導体基体の表面を回転駆動しながら希釈したポ
ジレジスト現像液で洗浄する第２の工程と、この第２の
工程に連続して前記半導体基体の露光部を選択的に除去
現像する第３の工程と、この第３の工程に連続して前記
半導体基体を回転数の異なった第１及び第２の回転数で
純水洗浄する第４の工程とを具備することを特徴とする
。
以下、この発明の一実施例について図面を参照して詳細
に説明する。
に説明する。
第２図は例えばＵＶ用ポジ型レジストを塗布して所定の
条件でノリベークを施こした後、図示しない露光機で所
定時間露光した半導体基体１０の現像を行なう現像機構
部１１を取り出して示すものである。
条件でノリベークを施こした後、図示しない露光機で所
定時間露光した半導体基体１０の現像を行なう現像機構
部１１を取り出して示すものである。
すなわち、この現像機構部１１はブロックコントローラ
１２によって所定の状態に制御されるもので、上記半導
体基体１０が装着される回転自在なスピンナーヘッド部
１３及びこのスピンナーヘッド部１３に対応して設置さ
れ上記半導体基体１０に純水及びポジレジスト現像液を
滴下するノズル部１４より構成される。このうち、上記
スピンナーヘッド部１３は駆動制御部１５を介して上記
ブロックコントローラ１２に連結され、この駆動制御部
１５によって所定の状態に回転駆動される。
１２によって所定の状態に制御されるもので、上記半導
体基体１０が装着される回転自在なスピンナーヘッド部
１３及びこのスピンナーヘッド部１３に対応して設置さ
れ上記半導体基体１０に純水及びポジレジスト現像液を
滴下するノズル部１４より構成される。このうち、上記
スピンナーヘッド部１３は駆動制御部１５を介して上記
ブロックコントローラ１２に連結され、この駆動制御部
１５によって所定の状態に回転駆動される。
また、上記ノズル部１４には純水滴下用の第１のノズル
１４１及びポジレジスト現像液滴下用の第２のノズル１
４２がそれぞれ設けられる。
１４１及びポジレジスト現像液滴下用の第２のノズル１
４２がそれぞれ設けられる。
このうち、第１のノズル１４１には純水流ｉ：調整弁１
６の出口側が連結され、この純水流量調整弁１６の入口
側は開閉制御機構１７の純水制御部１７１の出口側に連
結される。この純水制御部１７１の入口側は純水液温制
御部１８に連結され、この純水液温制御部１８は上記ブ
ロックコントローラ１２に連結される。
６の出口側が連結され、この純水流量調整弁１６の入口
側は開閉制御機構１７の純水制御部１７１の出口側に連
結される。この純水制御部１７１の入口側は純水液温制
御部１８に連結され、この純水液温制御部１８は上記ブ
ロックコントローラ１２に連結される。
上記第２のノズル１４２には現像液流量調整弁１９の出
口側が連結され、この現１隊流量調整弁１９の入口側は
開閉制御機構１７の現像液制御部１７２の出口側に連結
される。そして、この現像液制御部１７２の入口側は現
像液温制御部２０に連結され、この現像液温制御部２０
は上記ブロックコントローラ１２に連結される。
口側が連結され、この現１隊流量調整弁１９の入口側は
開閉制御機構１７の現像液制御部１７２の出口側に連結
される。そして、この現像液制御部１７２の入口側は現
像液温制御部２０に連結され、この現像液温制御部２０
は上記ブロックコントローラ１２に連結される。
第３図及び第４図はそれぞれ現像方法を示すもので、ま
ず現像機構部１１は、上述したように露光した半導体基
体１０がスピンナーヘッド部１３に装着されると、該ス
ピンナーヘッド部１３が例えば約５００Ｏｒｐｍ程度の
回転数で時間（Ｔ１）まで回転駆動される。この際、開
閉制御機構１７の純水制御部１７１が開されて、ノズル
部１４の第１のノズル１４１に純水が供給される。ここ
で、上記半導体基体１．０は上記第１のノズル１４１か
ら純水が滴下されて表面に付着した塵等が洗浄される高
速回転純水洗浄工程２１が行なわれる。
ず現像機構部１１は、上述したように露光した半導体基
体１０がスピンナーヘッド部１３に装着されると、該ス
ピンナーヘッド部１３が例えば約５００Ｏｒｐｍ程度の
回転数で時間（Ｔ１）まで回転駆動される。この際、開
閉制御機構１７の純水制御部１７１が開されて、ノズル
部１４の第１のノズル１４１に純水が供給される。ここ
で、上記半導体基体１．０は上記第１のノズル１４１か
ら純水が滴下されて表面に付着した塵等が洗浄される高
速回転純水洗浄工程２１が行なわれる。
上記時間Ｔ１が経過すると、上記スピンナーヘッド部１
３が例えば約７ Ｏｒｐｍ程度の回転数に変更されて時
間Ｔ、 ｆ、で回転駆動される。この際、上記開閉制御
機構１７の純水及び現像液制御部１７１．１７２はそれ
ぞれ所定の状態に開されて、上記ノズル部１４の第１及
び第２０ノスル１４１ 、１４２から純水及びポルシス
ト現像液をそわぞれ所定の量（例えば５％濃度のポジレ
ジスト現像液を純水２５０ （ｉＣ／Ｊ７＃＋に対して
５０Ｑｃ／ＩＩＩｊＩ＋）滴下して上記半導体基体１ｏ
の低速純水現像液混合洗浄工程２２が行なわれる。
３が例えば約７ Ｏｒｐｍ程度の回転数に変更されて時
間Ｔ、 ｆ、で回転駆動される。この際、上記開閉制御
機構１７の純水及び現像液制御部１７１．１７２はそれ
ぞれ所定の状態に開されて、上記ノズル部１４の第１及
び第２０ノスル１４１ 、１４２から純水及びポルシス
ト現像液をそわぞれ所定の量（例えば５％濃度のポジレ
ジスト現像液を純水２５０ （ｉＣ／Ｊ７＃＋に対して
５０Ｑｃ／ＩＩＩｊＩ＋）滴下して上記半導体基体１ｏ
の低速純水現像液混合洗浄工程２２が行なわれる。
上記時間Ｔ、が経過すると、上記開閉制御機構１７の純
水制御部１７１が閉されて上記ノズル部１４にはポジレ
ジスト現像液のみが時間Ｔ。
水制御部１７１が閉されて上記ノズル部１４にはポジレ
ジスト現像液のみが時間Ｔ。
まで所定の量供給される。ここで、上記時間Ｔ２と略同
回転数で駆動される上記半導体基体１゜は第２のノズル
１４２からポジレジスト現像液が滴下され、その露光部
の除去現像が行なわれる現像工程２３が行なわれる。
回転数で駆動される上記半導体基体１゜は第２のノズル
１４２からポジレジスト現像液が滴下され、その露光部
の除去現像が行なわれる現像工程２３が行なわれる。
上記時間Ｔ３が経過すると、上記開閉制御機構１７は上
記現像液制御部１７２の閉されると共ニ純水制御部１７
１の開されて上記ノズル部１４には純水のみが時間Ｔ４
まで供給される。
記現像液制御部１７２の閉されると共ニ純水制御部１７
１の開されて上記ノズル部１４には純水のみが時間Ｔ４
まで供給される。
ここで、上記時間Ｔｓ と略同回転数で駆動される上記
半導体基体１０は第１のノズル１７ノから純水が滴下さ
れて現１１液を面内均一に希釈するように洗浄される。
半導体基体１０は第１のノズル１７ノから純水が滴下さ
れて現１１液を面内均一に希釈するように洗浄される。
そして、上記時間Ｔ４が経過すると、上記スピンナーヘ
ッド部１３が回転数を例えば約５０Ｏｒｐｍ程度に変更
されて、時間Ｔ、まで回転駆動される。この際、上記ノ
ズル部１４は上記時間Ｔ、と略同様に純水のみが供給さ
れる。この結果、上記半導体基体１０は回転数７ａ−変
更した状態で回転駆動しながらさらに純水洗浄がなされ
、ここに低速高速純水洗浄工程２４が完了する。
ッド部１３が回転数を例えば約５０Ｏｒｐｍ程度に変更
されて、時間Ｔ、まで回転駆動される。この際、上記ノ
ズル部１４は上記時間Ｔ、と略同様に純水のみが供給さ
れる。この結果、上記半導体基体１０は回転数７ａ−変
更した状態で回転駆動しながらさらに純水洗浄がなされ
、ここに低速高速純水洗浄工程２４が完了する。
上記時間Ｔ、が経過すると、上記開閉制御機構１１の純
水及び現像液制御部１７１．１７２は再び閉されて、上
記ノズル部１４に対して純水及びポジレジスト現像液の
供給が時間Ｔ６まで停止される。この際、上記スピンナ
ーヘッド部１３は再び例えば回転数約５０００ ｒｐｍ
程度に変更されて上記半導体基体１０の乾燥をなす乾燥
工程２５が行なわれ、現像を完了する。
水及び現像液制御部１７１．１７２は再び閉されて、上
記ノズル部１４に対して純水及びポジレジスト現像液の
供給が時間Ｔ６まで停止される。この際、上記スピンナ
ーヘッド部１３は再び例えば回転数約５０００ ｒｐｍ
程度に変更されて上記半導体基体１０の乾燥をなす乾燥
工程２５が行なわれ、現像を完了する。
このように、上述した現像方法においては現像工程前に
半導体基体１０を純水及び希釈したポジレジスト現像液
でそれぞれ洗浄する洗浄工程及び現像工程後に半導体基
体１ｏを回転数の異った回転駆動状態でそれぞれ純水で
洗浄する洗浄工程を備えた。そのため、半導体基体１゜
は純水によって付層した塵等が確実に除去され、しかも
希釈したポジレジスト現像液によって面の濡れ性（親水
性）が向上された状態で、良好に現像され、かつ現像後
の洗浄工程によって確実な洗浄が行なわれる。これは第
５図に示すように半導体基体１０の例えば２μｍの微細
・クターンの面内均一性が第６図に示す従来の現像方法
に比べて均一性が向上され、しかも現像液残りのないき
れないノ母ターンを得ることができ信頼性が向上される
。
半導体基体１０を純水及び希釈したポジレジスト現像液
でそれぞれ洗浄する洗浄工程及び現像工程後に半導体基
体１ｏを回転数の異った回転駆動状態でそれぞれ純水で
洗浄する洗浄工程を備えた。そのため、半導体基体１゜
は純水によって付層した塵等が確実に除去され、しかも
希釈したポジレジスト現像液によって面の濡れ性（親水
性）が向上された状態で、良好に現像され、かつ現像後
の洗浄工程によって確実な洗浄が行なわれる。これは第
５図に示すように半導体基体１０の例えば２μｍの微細
・クターンの面内均一性が第６図に示す従来の現像方法
に比べて均一性が向上され、しかも現像液残りのないき
れないノ母ターンを得ることができ信頼性が向上される
。
ここで、上記実施例においては半導体基体１゜に対して
純水及びポジレジスト現像液の双方を同時に滴下して洗
浄するように構成したがこれに限ることなく、半導体基
体１０に対して直接的に希釈したポジレジスト現像液を
滴下するように構成しても略同様に有効である。この発
明は上記実施例に限ることなく、この発明の安上を逸脱
しない範囲で種々の変形を実施し得ることは云う迄もな
い３、 〔発明の効果〕 以上詳述したように、この発明によれば簡易な構成で、
しかもチジレジストのパターニングの均一性を効果的に
向上し得るようにした半導体基体に被着されたポジレジ
スト現像方法を提供することができる１、
純水及びポジレジスト現像液の双方を同時に滴下して洗
浄するように構成したがこれに限ることなく、半導体基
体１０に対して直接的に希釈したポジレジスト現像液を
滴下するように構成しても略同様に有効である。この発
明は上記実施例に限ることなく、この発明の安上を逸脱
しない範囲で種々の変形を実施し得ることは云う迄もな
い３、 〔発明の効果〕 以上詳述したように、この発明によれば簡易な構成で、
しかもチジレジストのパターニングの均一性を効果的に
向上し得るようにした半導体基体に被着されたポジレジ
スト現像方法を提供することができる１、
第１図は従来の半導体基体に被着されたポジレジスト現
像方法を示す工程図、第２図はこの発明の適用される現
像機構部を示す構成説明図、第３図及び第４図はそれぞ
れこの発明の一実施例に係る半導体基体に被着されたポ
ジレジスト現像方法を示す工程図、第５図は第３図及び
第４図の現像方法による寸法のばらつ′＠を示す状態図
、第６図は従来の現像方法による寸法のばらつきを示す
状態図である。 １０・・・半導体基体、１１・・・現像機構部、１２・
・・ブロックコントローラ、１３・・・スビンナーヘラ
ド、１４・・・ノズル部、１５・・・駆動制御部、１６
・・・純水流量調整弁、１７・・・開閉面１釧１槻４（
”４．１８・・・純水液温制御部、１９・・・現像液流
量調整弁、２０・・・現像液温制御部、２１・・・篩速
回転純水洗浄工程、２２・・・低速純水現像液混合洗０
′士工程、２３・・・現像工程、２４・・・低速高速純
水抗浄工程、２５・・・乾燥工程。 出願人代理人 弁理士 鈴 江 武 彦１ 第 １ 図 第２ ロ （ＬＬｌｄＪ）８輝（ＥＭ’ゼを主
像方法を示す工程図、第２図はこの発明の適用される現
像機構部を示す構成説明図、第３図及び第４図はそれぞ
れこの発明の一実施例に係る半導体基体に被着されたポ
ジレジスト現像方法を示す工程図、第５図は第３図及び
第４図の現像方法による寸法のばらつ′＠を示す状態図
、第６図は従来の現像方法による寸法のばらつきを示す
状態図である。 １０・・・半導体基体、１１・・・現像機構部、１２・
・・ブロックコントローラ、１３・・・スビンナーヘラ
ド、１４・・・ノズル部、１５・・・駆動制御部、１６
・・・純水流量調整弁、１７・・・開閉面１釧１槻４（
”４．１８・・・純水液温制御部、１９・・・現像液流
量調整弁、２０・・・現像液温制御部、２１・・・篩速
回転純水洗浄工程、２２・・・低速純水現像液混合洗０
′士工程、２３・・・現像工程、２４・・・低速高速純
水抗浄工程、２５・・・乾燥工程。 出願人代理人 弁理士 鈴 江 武 彦１ 第 １ 図 第２ ロ （ＬＬｌｄＪ）８輝（ＥＭ’ゼを主
Claims (1)
- 露光した半導体基体をスピンナーヘッド部に装着して回
転駆動しながら該半導体基体の表面を純水洗浄する第１
の工程と、この第１の工程に連続して前記半導体基体の
表面を回転駆動しながら希釈したポルレノスト現像液で
洗浄する第２の工程と、この第２の工程に連続して前記
半導体基体の露光部を選択的に除去現像する第３の工程
と、この第３の工程に連続して前記半導体基体を回転数
の異なった第１及び第２の同転速度で純水洗浄する第４
の工程とを具１１ｉｉｉ”ｆることｔ％徴とする半導体
基体に被着されたポジレジスト現像方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23236483A JPS60124821A (ja) | 1983-12-09 | 1983-12-09 | 半導体基体に被着されたポジレジスト現像方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23236483A JPS60124821A (ja) | 1983-12-09 | 1983-12-09 | 半導体基体に被着されたポジレジスト現像方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60124821A true JPS60124821A (ja) | 1985-07-03 |
Family
ID=16938054
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23236483A Pending JPS60124821A (ja) | 1983-12-09 | 1983-12-09 | 半導体基体に被着されたポジレジスト現像方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60124821A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6548228B2 (en) | 2000-02-03 | 2003-04-15 | Nec Corporation | Method of and apparatus for developing exposed photoresist to prevent impurity from being attached to wafer surface |
| KR100539188B1 (ko) * | 1998-11-18 | 2005-12-27 | 동경 엘렉트론 주식회사 | 현상처리장치 및 현상처리방법 |
| WO2012004976A1 (ja) * | 2010-07-09 | 2012-01-12 | 住友ベークライト株式会社 | 硬化膜形成方法 |
-
1983
- 1983-12-09 JP JP23236483A patent/JPS60124821A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100539188B1 (ko) * | 1998-11-18 | 2005-12-27 | 동경 엘렉트론 주식회사 | 현상처리장치 및 현상처리방법 |
| US6548228B2 (en) | 2000-02-03 | 2003-04-15 | Nec Corporation | Method of and apparatus for developing exposed photoresist to prevent impurity from being attached to wafer surface |
| KR100386712B1 (ko) * | 2000-02-03 | 2003-06-09 | 엔이씨 일렉트로닉스 코포레이션 | 웨이퍼 표면으로 불순물의 부착을 방지하는 노광된포토레지스트 현상 처리 방법 및 장치 |
| WO2012004976A1 (ja) * | 2010-07-09 | 2012-01-12 | 住友ベークライト株式会社 | 硬化膜形成方法 |
| JP5742843B2 (ja) * | 2010-07-09 | 2015-07-01 | 住友ベークライト株式会社 | 硬化膜形成方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110444466A (zh) | 光刻胶涂布工艺中的晶圆清洗方法及装置 | |
| JPH09326361A (ja) | レジスト現像処理方法 | |
| JPS6053305B2 (ja) | 現像方法 | |
| JPS60124821A (ja) | 半導体基体に被着されたポジレジスト現像方法 | |
| JP3899854B2 (ja) | 現像方法 | |
| CN102445862A (zh) | 一种改进的晶圆显影方法 | |
| JP2000077293A (ja) | 基板処理方法およびその装置 | |
| JP3719843B2 (ja) | 基板処理方法 | |
| JP2000068188A (ja) | 現像装置および現像方法 | |
| JPS5941300B2 (ja) | 現像処理装置 | |
| JP3602164B2 (ja) | 現像方法 | |
| US20210349393A1 (en) | Method for improving uniformity of photoresist development | |
| JPH1074686A (ja) | 薬液処理方法、および、装置 | |
| JP2002075834A (ja) | 半導体製造工程における現像方法 | |
| KR200375036Y1 (ko) | 감광막현상장치 | |
| KR100591156B1 (ko) | 스핀 코터 및 이를 이용한 반도체 소자의 제조방법 | |
| JP2005197455A (ja) | 半導体デバイス製造プロセスにおける現像処理方法およびこれを実施する現像処理装置 | |
| JP2000223457A (ja) | 半導体装置の洗浄方法及び洗浄装置、及び半導体装置の製造方法 | |
| JP2001307986A (ja) | 半導体基板固定保持装置 | |
| JP2004309005A (ja) | 基板のスピン乾燥装置、基板のスピン乾燥方法、及び基板の製造方法 | |
| KR100627562B1 (ko) | 트랙 장비의 작업 방법 | |
| JP2593465B2 (ja) | 半導体ウエーハの液処理装置 | |
| JPH09115808A (ja) | 塗布装置 | |
| JP2000286184A (ja) | 半導体装置の製造方法 | |
| JP2004095764A (ja) | 基板処理装置および反射防止膜形成方法 |