JPS60120517A - 半導体回路装置の製造方法 - Google Patents

半導体回路装置の製造方法

Info

Publication number
JPS60120517A
JPS60120517A JP22928283A JP22928283A JPS60120517A JP S60120517 A JPS60120517 A JP S60120517A JP 22928283 A JP22928283 A JP 22928283A JP 22928283 A JP22928283 A JP 22928283A JP S60120517 A JPS60120517 A JP S60120517A
Authority
JP
Japan
Prior art keywords
glass
impurities
spin
impurity
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP22928283A
Other languages
English (en)
Inventor
Tsutomu Yamaguchi
勉 山口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Instruments Inc
Original Assignee
Seiko Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instruments Inc filed Critical Seiko Instruments Inc
Priority to JP22928283A priority Critical patent/JPS60120517A/ja
Publication of JPS60120517A publication Critical patent/JPS60120517A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251Diffusion into or out of group IV semiconductors
    • H01L21/2254Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H01L21/2255Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer comprising oxides only, e.g. P2O5, PSG, H3BO3, doped oxides

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本究明は、半導体製造においてのドナあるいは、アクセ
プタ不純物を、半導体基板主面に導入する方法を対象と
する。
一般に、半導体製造工程においてのドナあるいは、アク
セプタ不純物の導入は、電気炉を使用し不純物を半導体
試料表面にデポジションしその後電気炉でさらに加熱し
、半導体試料内部に拡散させ、希望する深さ、濃度に不
純物層を形成する方法。あるいは、イオン注入法によシ
、不純物を半導体内部に導入し、その後電気炉で加熱し
希望する深さ、濃度に不純物層を形成する方法などがあ
る。
これらの方法は、おのおのの加工前処理工程、加工工程
に時間がかかる。有毒な液体あるいは、気体を使用する
域に、加工時に危険を共なう。電気炉を使用するので、
費用がかかる。ハツチ処理のため、ウェハー間でのバラ
ツキが生じやすい。
不純物導入時において、半導体試料に欠陥を生じやすい
などの欠点がある。
そこで、本究明の主旨は、この不純物尋人時の危険性を
防主し、かつ量産性の向上、不純物層の均−化、省エネ
ルギ化、導入時の欠陥の低減、省エネルギ化を特徴とす
る半導体回路装置の製造方法である。
なお、赤外線急速加熱装置の熱源としては、ハロゲンラ
ンプ、グラファイトヒータなどが使用される。
本発明の半導体回路装置の製造方法の一例を、図面を用
いて工程順に詳細に説明する。
第1図において、n型あるいは、P型の半導体基板1に
対して、不純物拡散防止膜2を形成し、これに不純物を
導入する部分のみを除去する。
第2図において、ドナあるいは、アクセプタを添加した
スピンオングラスを半導体主面に塗布し薄膜6を形成す
る。
第5図において、半導体基板全体に対し、赤外線急速加
熱装置により、900〜1200℃の温度で、1〜10
秒間加熱し、スピンオングラスの緻密化を行なう。さら
に、1200〜1550℃の温度で、1〜10秒間加熱
する。この時スピンオングラス中の不純物が半導体基板
内部に、拡散され、不純物層4が、形成する。
第4図において、上記工程によシ、スピンオングラスは
、5ho2膜となり、この膜を中間絶縁層として使用し
、さらにこれに電極コンタクト用窓おけをして、電tf
I5を形成し、不純物層とのコンタクトを行なう。
以上本実施例によれば、P型シリコン単結晶基板上に、
4.8%リンドープのスピンオングラスを厚さ1200
A塗布して、その後赤外線急速加熱装置を使用し、12
00℃1秒間の加熱し、塗布膜の緻密化を行ない、さら
に1300℃6秒間の加熱で、不純物層を形成した。な
お赤外線急速加熱装置の熱源としては、ハロゲンランプ
を使用した。形成された不純物層は、接合深さQ、3p
m。
層抵抗20Ω/口の結果を得た。
【図面の簡単な説明】
第1図から第4図までは、本究明の半導体回路装置の製
造方法を説明するための工程順の断面図である。 16.。半導体基板 200.不純物拡散防止膜 300.リンドープスピンオングラス膜4、。。不純物
拡散層 5、。。電極 以上 出&f1人 セイコー電子工業株式会社代理人弁理士 
最 上 務

Claims (1)

    【特許請求の範囲】
  1. 半導体基板の主面において、部分的にあるいは、全面に
    ドナあるいは、アクセプタを含有したスピンオングラス
    を上記主面に塗布する工程と、上記方法により形成され
    た塗布膜を緻密化させる為の赤外線急速加熱装置を用い
    た短時間加熱工程と、上記方法により形成された塗布膜
    から、膜内のドナあるいはアクセプタ不純物を半導体基
    板主面に導入するよう赤外線急速加熱装置を使用して、
    短時間加熱により不純物の拡散を行なう工程と、上記拡
    散に使用した塗布膜を中間絶縁膜として使用する工程と
    から成る半導体回路装置の製造方法。
JP22928283A 1983-12-05 1983-12-05 半導体回路装置の製造方法 Pending JPS60120517A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP22928283A JPS60120517A (ja) 1983-12-05 1983-12-05 半導体回路装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22928283A JPS60120517A (ja) 1983-12-05 1983-12-05 半導体回路装置の製造方法

Publications (1)

Publication Number Publication Date
JPS60120517A true JPS60120517A (ja) 1985-06-28

Family

ID=16889671

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22928283A Pending JPS60120517A (ja) 1983-12-05 1983-12-05 半導体回路装置の製造方法

Country Status (1)

Country Link
JP (1) JPS60120517A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61269310A (ja) * 1985-05-23 1986-11-28 Matsushita Electronics Corp 半導体装置の製造方法
WO2021192832A1 (ja) * 2020-03-27 2021-09-30 東京応化工業株式会社 積層体、積層体の製造方法、及び半導体基板の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61269310A (ja) * 1985-05-23 1986-11-28 Matsushita Electronics Corp 半導体装置の製造方法
WO2021192832A1 (ja) * 2020-03-27 2021-09-30 東京応化工業株式会社 積層体、積層体の製造方法、及び半導体基板の製造方法

Similar Documents

Publication Publication Date Title
US4661177A (en) Method for doping semiconductor wafers by rapid thermal processing of solid planar diffusion sources
JPS63166220A (ja) 半導体装置の製造方法
US3541676A (en) Method of forming field-effect transistors utilizing doped insulators as activator source
JPH0727877B2 (ja) イオン注入法
JPS60120517A (ja) 半導体回路装置の製造方法
JPS62285470A (ja) 半導体装置の製造方法
JPH0226051A (ja) 半導体装置の製造方法
JPS62266829A (ja) 浅い接合層の形成方法
JP2575106B2 (ja) 半導体装置の製造方法
JPS5933255B2 (ja) 半導体装置の製造方法
JPS6288328A (ja) 半導体装置の製造方法
JPS6222437A (ja) コンタクト穴の形成方法
JPS63133673A (ja) 半導体装置の製造方法
JPH04333239A (ja) 不純物拡散領域の形成方法
JPH03265172A (ja) 半導体装置の製造方法
JPS6297325A (ja) 半導体装置の製造方法
JPS57132357A (en) Manufacture of semiconductor element
JPS55111125A (en) Method for manufacture of semiconductor device
JPS63237410A (ja) 半導体装置の製造方法
JPS6321825A (ja) 半導体装置の製造方法
JPH01260834A (ja) 3−5族半導体基板の熱処理方法
JPS6474754A (en) Semiconductor device
JPH04101421A (ja) 半導体集積回路の製造方法
JPH03147330A (ja) 半導体装置の製造方法
JPH08316167A (ja) 半導体装置の製造方法