JPH04333239A - 不純物拡散領域の形成方法 - Google Patents

不純物拡散領域の形成方法

Info

Publication number
JPH04333239A
JPH04333239A JP10287891A JP10287891A JPH04333239A JP H04333239 A JPH04333239 A JP H04333239A JP 10287891 A JP10287891 A JP 10287891A JP 10287891 A JP10287891 A JP 10287891A JP H04333239 A JPH04333239 A JP H04333239A
Authority
JP
Japan
Prior art keywords
impurity
concentration
semiconductor
heat treatment
semiconductor surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10287891A
Other languages
English (en)
Inventor
Kenji Aoki
健二 青木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Instruments Inc
Original Assignee
Seiko Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instruments Inc filed Critical Seiko Instruments Inc
Priority to JP10287891A priority Critical patent/JPH04333239A/ja
Publication of JPH04333239A publication Critical patent/JPH04333239A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は主に絶縁ゲート電界効果
トランジスタに代表される半導体装置の製造工程におい
て、DDD(Double Doped Drain)
 領域を形成する際に用いられる不純物ドーピングの方
法に関する。
【0002】
【従来の技術】不純物ドーピングを代表する技術として
は従来より広くイオン注入法が用いられている。イオン
注入法においては、不純物導入量を正確に制御できるこ
と、あるいは絶縁膜を介して不純物ドーピングが容易に
できること等の利点を有している。
【0003】
【発明が解決しようとする課題】しかしながらイオン注
入法は、従来より以下のような問題点を有していた。即
ち、イオン注入法は不純物イオンを加速して不純物の導
入を行うので、不純物イオンがもつ運動エネルギーによ
って試料表面に損傷を与えてしまう。また加速された不
純物イオンは、その加速エネルギーで決まる分散を有す
る正規分布状に分布するため、不純物濃度が高くかつ接
合深さが浅い不純物層を形成することや、深い部分に急
峻な濃度プロファイルを形成する事が困難である。さら
にイオン注入法では、不純物イオンを直線的に加速する
ため、不純物イオンの導入に際して入射方向依存性があ
る。従ってチャネリングを防止するために斜めイオン注
入を行う場合、シャドウ現象により素子の特性に非対称
性を生ずる。
【0004】とりわけ半導体装置の製造工程においては
素子の微細化に伴い、浅い接合を有するDDD構造を形
成することが急務であり、従来はイオン注入法を用いて
図2(a)〜(e)に示すような方法で行われていたが
、上述の理由により特に浅い接合を有する高濃度P+ 
不純物拡散層27を形成することが容易にできなかった
【0005】
【課題を解決するための手段】上記従来技術の問題点に
鑑み、本発明は半導体領域の表面に対して損傷を与える
ことなく不純物を導入でき、導入された不純物の濃度プ
ロファイルを急峻にでき、浅い接合を有するDDD構造
を実現する不純物のドーピング方法を提供することを目
的とする。
【0006】この目的を達成するために、本発明におい
ては図3に示す不純物ドーピング装置を用いて以下の手
順にて不純物のドーピングを行っている。第1手順にお
いて半導体基板31を所定の温度で所定時間、真空下で
加熱処理し、自然酸化膜に代表される不活性被膜を除去
し、半導体基板31の活性表面を露出する。第2手順に
おいて半導体基板31を加熱した状態で真空チャンバー
内32に不純物成分を有するガスを所定量導入し、半導
体基板表面に不純物吸着膜を形成する。第3手順におい
て半導体基板31に対する加熱処理を行い不純物の半導
体基板内部への拡散を行う。第4手順においては、第3
手順における加熱処理よりもより高温かつより短時間で
の加熱処理を施している。
【0007】少なくとも上記第1及び第2の手順を実施
する上で図3に示すような構成要件を有する不純物ドー
ピング装置を用いることは必須である。好ましくは、第
3の手順は図3に示す不純物ドーピング装置、あるいは
通常の拡散炉を用いて行われる。好ましくは、第4の手
順はRTA(Rapid Thermal Annea
l) 装置を用いて行われる。
【0008】
【作用】本発明にかかる不純物ドーピングの方法は、不
純物原子の活性化された半導体表面への化学吸着に基づ
いた不純物の導入方法である。本発明においては基板表
面に形成される不純物吸着膜が不純物拡散源となるため
、浅い接合を有する高濃度不純物拡散層が容易に形成さ
れる。不純物拡散を無視できる基板温度において基板上
に十分な量の不純物元素から成る不純物吸着膜が形成さ
れれば、その後の基板加熱処理における温度と時間を調
節することにより、拡散する不純物の量と深さ方向での
濃度プロファイルを正確に制御することができ、容易に
浅い接合を有するLDD構造を形成することができる。
【0009】
【実施例】以下に本発明にかかる不純物ドーピングの方
法を図面に基づいて詳細に説明する。図1は本発明にか
かる不純物ドーピングの方法を用いたP型のLDD構造
の製造工程順断面図である。図1(a)においては、半
導体領域1の上にゲート酸化膜3及びゲート電極材料で
あるところの、例えば多結晶シリコンを成膜後、フォト
工程とエッチング工程を経て前記多結晶シリコンがパタ
ーニングされてゲート電極4が設けられている。同時に
この場合には、半導体領域1の表面には自然酸化膜2が
形成されている。
【0010】図1(b)においては前記自然酸化膜2が
除去された活性な半導体表面9に、P型の不純物元素で
あるボロンを含む不純物ガス5を供給し、図1(c)に
示すようなボロンから成る不純物吸着膜6aを形成して
いる。図1(b)における前記自然酸化膜2を除去する
方法としては、本発明では真空中における加熱処理を採
用しており、例えば真空度が1.3×10−6Pa以下
の雰囲気において、例えば基板を850℃にて約5分間
保持することにより、自然酸化膜2が除去される。更に
図1(b)において不純物ガス5を導入する条件として
は、ボロンを含む化合物ガスとしてジボラン(B2H6
)を用いて、ガス導入時の装置内圧力が1.3×10−
1Paとなるような流量で、例えば200秒間連続して
B2H6を導入することにより、図1(c)に示すよう
に半導体基板1の表面部分にボロンの不純物吸着膜6a
が形成される。
【0011】次に図1(d)においては、前記不純物吸
着膜6aを不純物拡散源とした拡散を行いP− 型の低
濃度不純物拡散層7が形成される。この場合のプロセス
条件としては、例えば900℃、1時間の常圧N2 ア
ニールを施して、表面濃度5×1018cm−3、接合
深さが約0.3μmのP− 領域7が形成されている。 次に図1(e)においては、図1(d)と同様に、前記
不純物吸着膜6bを不純物拡散源とした拡散を行いP+
 型の高濃度不純物拡散層が形成される。
【0012】この場合のプロセス条件としてはRTA装
置を用い、N2 雰囲気中で、例えば1050℃、30
秒のアニールを施して、表面濃度1×1020cm−3
、接合深さ(P− 領域のプロファイルとP+ 領域の
プロファイルとが交差する深さと定義する)が約0.1
μmのP+ 領域8が形成されている。このようにして
形成されたDDD構造は、特にP+ 領域8の接合深さ
を従来に比べて浅くでき、かつP+ 領域8の表面濃度
が高いという特徴を有し、半導体装置を微細化するうえ
で好適なLDD構造を提供できる。
【0013】図3に示す不純物ドーピング装置は石英製
の真空チャンバー32を備えており、その内部中央付近
にシリコン基板31を収納するようになっている。基板
31の温度は赤外線ランプ加熱方式あるいは抵抗加熱方
式を用いた加熱系33を制御することにより、所定の温
度に保つことが可能である。チャンバー32の内部はタ
ーボ分子ポンプを主排気ポンプとした複数のポンプから
構成された高真空排気系34を用いて排気するようにな
っている。チャンバー32の内部の真空度は圧力計35
により計測される。シリコン基板31の搬送は、チャン
バー32に対してゲートバルブ36aを介して接続され
たロード室37とチャンバー32との間で、ゲートバル
ブ36aを開けた状態で搬送機構38を用いて行われる
。なおロード室37は、シリコン基板31のロード室3
7への出し入れ時と搬送時を除いて、通常はゲートバル
ブ36bを開けた状態でロード室排気系39により高真
空排気されている。ガス供給源41からチャンバー32
へ導入されるガスの導入量、導入モード等はガス導入制
御系40を用いてコントロールされる。
【0014】図4はDDD構造における深さ方向での不
純物濃度プロファイルを本発明を用いた場合のプロファ
イル45と従来のイオン注入を用いた場合のプロファイ
ル46とについて、それぞれ示した図であり、本発明に
よるプロファイル45が浅い接合を有し、かつ表面近傍
での不純物濃度が高いという特徴を有していることを示
す。
【0015】図5は本発明によるDDD構造における深
さ方向での不純物濃度プロファイルの各工程における変
化を示した図である。図中47は本発明第3工程終了直
後の不純物プロファイルであり、同じく48は本発明第
4工程終了直後の新たに導入された不純物のプロファイ
ルである。更に図中49は本発明第4工程における熱処
理によりプロファイル成分47が、第4工程直後に49
となっていることを示す。但し、図5において、第4工
程終了後の正味の不純物プロファイルはプロファイル4
8とプロファイル49との和であることに留意されたい
。図5から第4工程においてRTA(Rapid Th
ermal Annealing)装置を用いて不純物
拡散を生ぜしめることにより、プロファイル47から4
9への変化を少なくし、かつ、プロファイル48の表面
濃度を高くする。換言すれば固容限を高くできることが
分かる。
【0016】
【発明の効果】既に述べたように、不純物吸着層を不純
物拡散源とした少なくとも2段階のドライブインを行う
ことにより、半導体領域表面近傍の不純物濃度が最も高
いという特徴を有する不純物プロファイルを実現するこ
とができる。これによりコンタクト抵抗が十分に低いL
DD構造が実現できる。
【図面の簡単な説明】
【図1】本発明によるLDD構造の製造工程順断面図で
ある。
【図2】従来のイオン注入法によりLDD構造を製造す
る工程順断面図である。
【図3】本発明の実施に用いた不純物装置を示す概略図
である。
【図4】DDD構造における不純物濃度プロファイルを
示す図である。
【図5】本発明による各工程における不純物濃度プロフ
ァイルの変化を示す図である。
【符号の説明】
1  半導体基板 2  自然酸化膜 3  ゲート酸化膜 4  ゲート電極 5  不純物ガス 6a  不純物吸着膜 6b  不純物吸着膜 7  低濃度不純物拡散層 8  高濃度不純物拡散層 9  活性な半導体表面 21  半導体基板 22  不活性被膜 23  不純物イオン 24  低濃度イオン注入層 25  低濃度不純物拡散層 26  高濃度イオン注入層 27  高濃度不純物拡散層 31  シリコン基板 32  チャンバー 33  加熱系 34  高真空排気系 35  圧力計 36a  ゲートバルブ 36b  ゲートバルブ 37  ロード室 38  搬送機構 39  ロード室排気系 40  ガス導入制御系 41  ガス供給源

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】  第1導電型の半導体領域の表面に存在
    する不活性被膜を除去して、化学的に活性な半導体表面
    を露出させる第1の工程と、前記の化学的に活性な半導
    体表面に第2導電型の不純物元素を含むガスを所定量導
    入し、前記半導体表面に第2導電型の不純物元素から成
    る不純物吸着膜を堆積する第2の工程と、常圧あるいは
    減圧雰囲気の下、所定の温度で一定時間加熱することに
    より前記第2の工程で半導体表面に吸着した不純物を前
    記半導体領域内部に拡散させる第3の工程と、前記第3
    の工程の後で前記第3の工程における熱処理温度よりも
    高い温度で、かつ前記第3の工程における熱処理時間よ
    りも短い時間で再び加熱処理する第4の工程と、からな
    る不純物ドーピングの方法。
JP10287891A 1991-05-08 1991-05-08 不純物拡散領域の形成方法 Pending JPH04333239A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10287891A JPH04333239A (ja) 1991-05-08 1991-05-08 不純物拡散領域の形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10287891A JPH04333239A (ja) 1991-05-08 1991-05-08 不純物拡散領域の形成方法

Publications (1)

Publication Number Publication Date
JPH04333239A true JPH04333239A (ja) 1992-11-20

Family

ID=14339144

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10287891A Pending JPH04333239A (ja) 1991-05-08 1991-05-08 不純物拡散領域の形成方法

Country Status (1)

Country Link
JP (1) JPH04333239A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1997036331A1 (en) * 1996-03-25 1997-10-02 Advanced Micro Devices, Inc. REDUCING REVERSE SHORT-CHANNEL EFFECT WITH LIGHT DOSE OF P WITH HIGH DOSE OF As IN N-CHANNEL LDD
JP2017092159A (ja) * 2015-11-06 2017-05-25 東京エレクトロン株式会社 熱処理システム、熱処理方法、及び、プログラム

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1997036331A1 (en) * 1996-03-25 1997-10-02 Advanced Micro Devices, Inc. REDUCING REVERSE SHORT-CHANNEL EFFECT WITH LIGHT DOSE OF P WITH HIGH DOSE OF As IN N-CHANNEL LDD
US5920104A (en) * 1996-03-25 1999-07-06 Advanced Micro Devices, Inc. Reducing reverse short-channel effect with light dose of P with high dose of as in n-channel LDD
JP2017092159A (ja) * 2015-11-06 2017-05-25 東京エレクトロン株式会社 熱処理システム、熱処理方法、及び、プログラム

Similar Documents

Publication Publication Date Title
US5925574A (en) Method of producing a bipolar transistor
US4661177A (en) Method for doping semiconductor wafers by rapid thermal processing of solid planar diffusion sources
KR900005610A (ko) 비결정 실리콘을 이용한 자기정렬 트랜지스터 제조방법
JP2928930B2 (ja) 不純物ドーピング装置
US5256162A (en) Apparatus for forming shallow electrical junctions
KR100425582B1 (ko) 얕은 소오스/드레인 접합 영역을 갖는 모스 트랜지스터의제조방법
US6555451B1 (en) Method for making shallow diffusion junctions in semiconductors using elemental doping
JPH04333239A (ja) 不純物拡散領域の形成方法
JP3249753B2 (ja) 半導体素子の製造方法
JP2920546B2 (ja) 同極ゲートmisトランジスタの製造方法
JPH0927504A (ja) 半導体装置の製造方法
JPH10233457A (ja) 半導体装置の製造方法
JP3023481B2 (ja) 半導体膜に対する不純物の注入方法
EP0505877A2 (en) Impurity doping method with adsorbed diffusion source
KR100256246B1 (ko) 반도체 소자의 게이트 전극 형성 방법
JPH0266938A (ja) 半導体装置の製造方法
JP2926419B2 (ja) 半導体装置の製造方法
JPH03178127A (ja) Soi基板の製造方法
JPH04295099A (ja) 不純物ドーピングの方法
JPS63133673A (ja) 半導体装置の製造方法
JPH0221632A (ja) 半導体装置の製造方法
JPH04300299A (ja) 不純物ドーピングの方法
JPH04340710A (ja) 不純物ドーピングの方法
JPS60120517A (ja) 半導体回路装置の製造方法
JPH0982654A (ja) 半導体装置の製造方法