JPH04340710A - 不純物ドーピングの方法 - Google Patents

不純物ドーピングの方法

Info

Publication number
JPH04340710A
JPH04340710A JP11354491A JP11354491A JPH04340710A JP H04340710 A JPH04340710 A JP H04340710A JP 11354491 A JP11354491 A JP 11354491A JP 11354491 A JP11354491 A JP 11354491A JP H04340710 A JPH04340710 A JP H04340710A
Authority
JP
Japan
Prior art keywords
impurity
impurity element
layer
doping
diborane
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11354491A
Other languages
English (en)
Inventor
Tadao Akamine
忠男 赤嶺
Naoto Saito
直人 斎藤
Kenji Aoki
健二 青木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Instruments Inc
Original Assignee
Seiko Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instruments Inc filed Critical Seiko Instruments Inc
Priority to JP11354491A priority Critical patent/JPH04340710A/ja
Priority to EP92104495A priority patent/EP0505877A2/en
Priority to US07/858,173 priority patent/US5532185A/en
Publication of JPH04340710A publication Critical patent/JPH04340710A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は、バイポーラトランジ
スタあるいは絶縁ゲート電界効果トランジスタに代表さ
れる半導体装置の製造工程において、所望の導電型と比
抵抗を有する領域を形成する際に用いられる不純物ドー
ピングの方法に関する。
【0002】
【従来の技術】従来、代表的な不純物ドーピングの方法
としては、イオン注入法がある。また、半導体表面にガ
ス状不純物元素あるいは不純物元素を含む化合物ガスを
供給して、前記不純物元素の層あるいは前記不純物元素
を含む層を半導体表面に形成した後に形成された層を拡
散源とした不純物の半導体中への拡散あるいは不純物の
活性化を行う不純物ドーピングの方法があり、その中で
も極浅い接合を形成することができる方法として例えば
分子層エピタキシー法(以下MBE法と呼ぶ)を用いる
方法や、極浅い接合を形成できる上にシャドウ効果や物
理的ダメージのない不純物ドーピングの方法として  
M o l e c ul a r  L a y e
 r  D o p in g法(以下MLD法と呼ぶ
)が提案されている(例えば、「J.Nishizaw
a,K.Aoki  and  T.Akamine,
“Ultrashallow,high  dopin
g  of  boron  using  mole
cularlayer  doping”,Appl.
Phys.Lett.,56,14,p.1334(1
990)」)。
【0003】
【発明が解決しようとする課題】従来用いられてきたイ
オン注入法では、注入される不純物イオンが運動エネル
ギーを持つことにより、注入される部分にダメージが発
生し、また不純物原子は運動エネルギーによって決まる
分散を有する正規分布状に分布しさらにチャネリングの
発生もあるため浅い接合の形成が容易でない。
【0004】次に、MBE法では、極浅い接合の形成は
容易であるが、例えば図1に示すような、枚葉処理でな
い装置を用いて多数の基板にドーピングすることは不可
能である。また1枚の基板を処理する場合であっても、
基板の直径がガス供給ノズルと基板の距離に対して長く
なるに従って、均一なドーピングは困難になる。従来の
MLD法では、MBE同様に極浅い接合の形成は容易で
あり、枚葉処理でない装置を用いて複数の基板にドーピ
ングすることも可能ではあるが、以下に説明するように
、複数の基板に均一にドーピングすることは困難である
【0005】図2は、従来のMLD法による複数の半導
体基板に対する不純物ドーピングの方法を示す工程順断
面図である。図2(a)は半導体基板1の表面を清浄化
する工程である。図2(b)は半導体基板1の表面にガ
ス状不純物元素あるいは不純物元素を含む化合物ガス1
2を供給して不純物元素の層あるいは不純物元素を含む
層13を形成する工程である。この工程においては、バ
ッチ内の基板の位置によって、またそれぞれの基板の面
内位置によって、ガス状不純物元素あるいは不純物元素
を含む化合物ガス12の供給量が異なるために、形成さ
れる不純物元素の層あるいは不純物元素を含む層13の
厚みや不純物濃度は均一にはならない。
【0006】図2(c)は、図2(b)で形成された不
純物元素の層あるいは不純物元素を含む層13を拡散源
とした半導体基板1への不純物の拡散あるいは不純物の
活性化を行う工程である。不純物拡散層14は、図2(
b)で形成された不純物元素の層あるいは不純物元素を
含む層13に対応して形成されるため均一にはならない
【0007】以上のように、従来の方法では、多数の基
板に均一にドーピングすることは困難であった。
【0008】
【課題を解決するための手段】上記課題を解決するため
、この発明においては半導体表面に供給するガス状不純
物元素あるいは不純物元素を含む化合物ガスの圧力また
は供給時間または導入量を、ドーピング後の半導体表面
のシート抵抗が半導体表面に供給するガス状不純物元素
あるいは不純物元素を含む化合物ガスの圧力または供給
時間または導入量に比較的依存しない領域に設定するこ
と、あるいは不純物の拡散や活性化の工程の直後まで半
導体表面に不純物元素の層あるいは不純物元素を固溶限
以上に含む層が存在するように、半導体表面に供給する
ガス状不純物元素あるいは不純物元素を含む化合物ガス
の圧力または供給時間または導入量と拡散温度と拡散時
間を設定することとした。
【0009】
【作用】上記した手段によれば、ガス状不純物元素ある
いは不純物元素を含む化合物ガスの供給量に対応して形
成される半導体表面の不純物元素の層あるいは不純物元
素を含む層の厚みや不純物濃度が反応で律速される為、
多数の基板の間や基板面内で均一になり易く、また差が
出た場合でも後の工程で半導体中への不純物の所望する
拡散が行われる間、不純物元素の層あるいは不純物元素
を含む層と半導体の界面付近での半導体中の不純物濃度
が一定に保たれるために、半導体中にドーピングされる
不純物の量や不純物濃度の深さ方向分布を多数の基板の
間や基板面内で均一にすることが出来る。
【0010】
【実施例】以下に、この発明の不純物ドーピングの方法
の実施例を図面に基づいて説明する。図1は、この発明
の実施に際して用いた装置の構成図である。図1におい
てシリコン基板1bは石英製のチャンバー2の内部中央
付近にセットされている。基板1bの温度は赤外線ラン
プ加熱方式あるいは抵抗加熱方式を用いた加熱系3を制
御することにより、所定の温度に保たれている。チャン
バー2の内部はターボ分子ポンプを主排気ポンプとした
複数のポンプから構成された高真空排気系4を用いて高
真空排気されている。チャンバー2内部の真空度は圧力
計5を用いてモニタリングされている。シリコン基板1
の搬送は、チャンバー2に対してゲートバルブ6aを介
して接続されたロード室7とチャンバー2との間で、ゲ
ートバルブ6aを開けた状態で搬送機構8を用いて行わ
れる。なお、ロード室7は、シリコン基板1bのロード
室7への出し入れ時と搬送時を除いて、通常はゲートバ
ルブ6bを開けた状態でロード室排気系9により高真空
排気されている。ガス供給源11からチャンバー2へ導
入されるガスの導入量、導入モード等は、ガス導入制御
系10を用いてコントロールされる。
【0011】図3(a)〜(c)は、この発明の基本と
なる不純物ドーピングの方法を示す実施例の工程順断面
図である。以下に図3を用いて、シリコン半導体に対し
てP型の不純物であるボロンをドープする場合のバッチ
処理の実施例について説明する。不純物ドーピングは図
1に示す装置内で行われる。なお、枚葉処理の場合は、
この実施例におけるバッチの先頭のウェハと同様となる
【0012】図3(a)はシリコン基板1b,1c,1
dの表面を清浄化する工程である。シリコン基板1b,
1c,1dはバックグラウンド圧力が1×10−6To
rr以下の真空チャンバーにセットされ、基板温度が例
えば800℃において水素ガスを、例えばチャンバー内
部の圧力が1.6×10−4Torrになるような条件
で10分間導入する。これによってシリコン基板1bの
表面に形成されていた自然酸化膜が除去され、化学的に
活性なシリコン表面が露出する。なお、シリコン基板の
表面を清浄化する方法には、前記の方法の他に、常圧下
で1100℃以上に加熱する方法や、減圧下で1000
℃以上に加熱する方法、真空中で600℃以上に加熱す
る方法、水素や塩素ガスやフッ素ガスをシリコン基板表
面に供給する方法、希ふっ酸処理する方法等があり、そ
れらの方法をこの工程で用いてもよい。
【0013】図3(b)はシリコン基板1b,1c,1
dの表面に不純物化合物ガスであるジボラン(B2 H
6 )12bを供給してボロンあるいはボロンを含む層
13b,13c,13dを形成する工程である。図3(
a)における工程で表面の清浄化が完了した後、基板温
度を例えば800℃に設定したまま、5%に窒素希釈し
たジボラン12bを、例えばチャンバーの圧力が1×1
0−3Torrとなるような条件で、例えば200秒間
導入する。
【0014】この工程においては、バッチ内の基板の位
置によって、またそれぞれの基板の面内位置によって、
ガス状不純物元素あるいは不純物元素を含む化合物ガス
12bの供給量は異なる。図3(b)のように、バッチ
で最もガスの流れの上流に近く位置し、かつ前にウェハ
が無いシリコン基板1bにはボロン層あるいはボロンを
固溶限以上に含む層13bがバッチ内で最も厚く形成さ
れ、バッチの中程に位置するシリコン基板1cにはボロ
ン層あるいはボロンを固溶限以上に含む層13cが全体
にやや薄くまたウェハの中心部で更に薄く形成され、バ
ッチで最もガスの流れの下流に位置するシリコン基板1
dにはボロン層あるいはボロンを固溶限以上に含む層1
3dがバッチ内で最も薄くまたウェハの中心部で更に薄
く形成される。
【0015】ガス状不純物元素あるいは不純物元素を含
む化合物ガス12bの供給量を充分多くすれば、不純物
元素の層あるいは不純物元素を含む層13b(〜13d
)の厚みが増す他に、基板表面での反応が供給律速から
反応律速に近付くため、形成される不純物元素の層ある
いは不純物元素を含む層13b(〜13d)の厚みや不
純物濃度はより均一になる。  なお、図3(b)の工
程で導入するガス状不純物元素あるいは不純物元素を含
む化合物ガスは、ジボラン以外にも、アルシン(AsH
3 )、ホスフィン(PH3 )、スチビン(SbH3
 )等の不純物元素を含む化合物ガスを全て使用可能で
、希釈ガスは、窒素の他に水素、ヘリウム、アルゴン、
ネオンのいずれでもよい。また、ガス導入時の半導体基
板の温度は、そのガスが半導体表面で反応して不純物元
素の層あるいは不純物元素を含む層を形成できる温度範
囲であればよい。例えば、ジボランを用いる場合には、
200℃から1400℃の温度範囲であればよい。
【0016】図3(c)は、図3(b)で形成されたボ
ロンあるいはボロンを含む層13b,13c,13dを
拡散源としたシリコン基板1b,1c,1dへのボロン
の拡散あるいはボロンの活性化を行いボロン拡散層14
b,14c,14dを形成する工程である。例えば、8
50℃で60分間の熱処理を窒素雰囲気中でシリコン基
板1b,1c,1dに行うと、シート抵抗約50Ω/□
、900℃で60分間の熱処理を窒素雰囲気中でシリコ
ン基板1b,1c,1dに行うと、シート抵抗約100
Ω/□でボロンピーク濃度1×1020cm−3,接合
深さ3000オングストローム、950℃で60分間の
熱処理を窒素雰囲気中でシリコン基板1b,1c,1d
に行うと、シート抵抗約230Ω/□の均一なドーピン
グができる。Rapid  Thermal  Ann
ealによれば、より高濃度で浅い接合を形成できる。
【0017】不純物元素の層あるいは不純物元素を固溶
限以上に含む層13b〜13dが、図3(c)の熱処理
の工程の最後まで全ての半導体基板1の表面に存在し、
かつその層の不純物濃度がこの熱処理の温度における基
板の半導体の固容限より高いまま維持されるように、図
3(b)の工程で、ドーピングする全ての半導体基板1
の表面に不純物元素の層あるいは固溶限より不純物濃度
が高い不純物元素を含む層13b〜13dを形成してお
く。そうすれば、図3(b)の工程で形成した不純物元
素の層あるいは不純物元素を含む層13b〜13dの濃
度や厚みがばらついていても、図3(c)の工程で不純
物元素の層あるいは不純物元素を含む層13b〜13d
から半導体基板1への不純物の供給が充分であることか
ら、不純物元素の層あるいは不純物元素を含む層13b
〜13dと不純物拡散層14b〜14dの界面の不純物
の濃度はこの熱処理工程の温度で決まる一定の値に保た
れ、不純物拡散層14b〜14dは、バッチ内の基板の
位置によらず、またそれぞれの基板の面内位置によらず
深さ方向の不純物濃度分布が均一になる。
【0018】図7はシリコン基板の表面に基板温度80
0℃で、ジボランの分圧と導入時間の積であるジボラン
導入量が5×10−3Torr・secとなるような条
件で導入して不純物元素の層あるいは不純物濃度が固溶
限より高い不純物元素を含む層を形成した後、不純物元
素の層あるいは不純物元素を含む層から半導体基板への
不純物の拡散あるいは不純物の活性化を900℃で行い
不純物拡散層を形成した場合の不純物元素の深さ方向濃
度分布の熱処理時間による変化を示す図である。
【0019】不純物元素の層あるいは不純物元素を拡散
温度の固溶限以上に含む含む層と不純物拡散層の界面の
不純物濃度を拡散時間によらず一定に保ったままで、拡
散深さだけを拡散時間の増加に伴い深くすることが出来
ることがわかる。例えば900℃で10分間の熱処理で
拡散深さは約2000Å、900℃で60分間の熱処理
では拡散深さは約3000Åとなるが、不純物元素の層
あるいは不純物元素を拡散温度の固溶限以上に含む含む
層と不純物拡散層の界面の不純物濃度は8×1019c
m−3のまま拡散時間によらず一定に保たれる。
【0020】なお、ジボラン導入量を5×10−3To
rr・sec以上に増加させて同じ条件で拡散した場合
には、不純物元素の層あるいは不純物濃度が固溶限より
高い不純物元素を含む層の厚さや不純物濃度は増加する
が、拡散層の不純物分布はほとんど変化しない。従って
、枚葉処理やバッチ処理でボロンをドーピングする際、
不純物拡散層を形成する全ての半導体表面においてジボ
ランの導入量が5×10−3Torr・sec以上とな
るように導入すれば、不純物拡散層を形成する際ウェハ
面内やバッチ内で拡散層の不純物分布は一定となり、そ
の後不純物元素の層あるいは不純物濃度が固溶限より高
い不純物元素を含む層を除去すれば均一なドーピングを
行うことが出来る。
【0021】図8はシリコン基板の表面に基板温度80
0℃で、ジボランの分圧と導入時間の積であるジボラン
導入量が5×10−3Torr・sec以上になるよう
な条件で導入し、不純物元素の層あるいは不純物元素を
含む層から半導体基板への不純物の拡散あるいは不純物
の活性化を800℃から1200℃で行い不純物拡散層
を形成した場合の不純物元素の層あるいは不純物元素を
拡散温度の固溶限以上に含む層と不純物拡散層の界面の
不純物濃度の拡散温度依存をあらわす。不純物元素の層
あるいは不純物元素を拡散温度の固溶限以上に含む層と
不純物拡散層の界面の不純物濃度を拡散温度で制御でき
ることがわかる。
【0022】例えば800℃での熱処理では不純物濃度
は2.5×1019cm−3、1200℃での熱処理で
は不純物濃度は3.0×1020cm−3となる。この
ように拡散温度を800℃から1200℃の間で選択す
ればその温度に対応して一義的に2.5×1019cm
−3から3.0×1020cm−3の間の濃度にコント
ロールすることが出来る。拡散深さは、拡散時間の増加
によって深くすることが出来る。なお、ジボラン導入量
を5×10−3Torr・sec以上に増加させて後に
同じ条件で拡散した場合には、不純物元素の層あるいは
不純物濃度が固溶限より高い不純物元素を含む層の厚さ
や不純物濃度は増加するが、拡散層の不純物分布はほと
んど変化しない。
【0023】従って、枚葉処理やバッチ処理でボロンを
ドーピングする際、不純物拡散層を形成する全ての半導
体表面においてジボランの導入量が5×10−3Tor
r・sec以上となるように導入すれば、不純物拡散層
を形成する際ウェハ面内やバッチ内で拡散層の不純物分
布は一定となり、その後不純物元素の層あるいは不純物
濃度が固溶限より高い不純物元素を含む層を除去すれば
均一なドーピングを行うことが出来る。一方、ジボラン
の導入量が5×10−3Torr・sec以下となるよ
うに導入すると、不純物元素の層あるいは不純物元素を
拡散温度の固溶限以上に含む含む層と不純物拡散層の界
面の不純物濃度は図8より低い値となるだけでなくジボ
ラン導入量に依存してしまい、一定値にはならない。
【0024】以上のようにジボランの導入量を5×10
−3Torr・sec以上にすることで一定の不純物濃
度に制御性良くドーピング出来るが、その際拡散あるい
は活性化の工程時の温度をジボラン導入時の温度より1
00℃以上高く設定することにより、ジボラン導入時に
拡散する不純物量を、拡散あるいは活性化の工程時に拡
散する不純物量に比較して少なく出来ることから、より
均一なドーピングを行うことが出来る。
【0025】図9はシリコン基板の表面に基板温度30
0℃から900℃で、ジボランの分圧と導入時間の積で
あるジボラン導入量が7×10−4Torr・secと
なるような条件で導入して不純物元素の層あるいは不純
物濃度が固溶限より高い不純物元素を含む層を形成した
後、不純物元素の層あるいは不純物元素を含む層から半
導体基板への不純物の拡散あるいは不純物の活性化を9
50℃で1時間行い不純物拡散層を形成した場合のシー
ト抵抗の変化をあらわす。ジボラン導入時の基板温度5
00℃から900℃の間でシート抵抗は約500Ω/□
であまり変化しない。ジボラン導入時の基板温度を50
0℃から900℃の間に設定すれば、均一にボロンのド
ーピングをおこなうことが出来る。
【0026】不純物元素の層あるいは不純物元素を含む
層13b(13d)を、図3(b)の工程で全ての半導
体基板1の表面に充分厚くかつ不純物濃度を固溶限より
充分高く形成しておくには、以下に述べるような方法が
ある。  図4は、ガス導入量とボロンの拡散温度以外
の条件を図3で述べた実施例と同様にしてシリコン基板
にボロンをドーピングした場合の、シリコン基板へのボ
ロンの拡散あるいはボロンの活性化を行う工程終了後の
シリコン基板のシート抵抗のジボラン導入量依存性およ
び拡散温度依存性を示す図である。なお、ここで述べる
ジボラン導入量とは、装置内でのジボランの圧力とその
導入時間の積であり、希釈に用いる窒素等の導入量は含
まれていないため、例えば、図3を用いて述べた実施例
の場合のジボラン導入量は、1×10−2Torr・s
ecとなる。
【0027】図4から、ジボラン導入量の変化に対する
シリコン基板のシート抵抗の変化の割合が、ジボラン導
入量4×10−3Torr・sec付近を境にしてガス
導入量の少ない領域では大きく、ガス導入量の多い領域
では小さくなっており、シート抵抗がガス導入量にほと
んど依存しない領域がある。従って、第3図(b)を用
いて述べたシリコン基板の表面に不純物化合物ガスであ
るジボランを供給してボロンあるいはボロンを含む層を
形成する工程において、4×10−3Torr・sec
以上となるように、ジボランの導入量を設定すれば、均
一なドーピングができる。
【0028】なお、ここで述べたジボラン導入量は、装
置の真空計付近部分での測定値であって、ドーピングす
るシリコン基板表面でのジボラン入射量とは、厳密には
一致しないことが多い。従って、均一なドーピングを行
えるジボラン導入量の領域は、装置の形状、ガスの導入
口と基板の位置関係、シリコン基板の配置の方式、シリ
コン基板の大きさ等により違いがでるので、実際にドー
ピングする装置でシート抵抗のジボラン導入量依存性を
確認すれば正確に設定できる。
【0029】図5は、ガス導入圧力とボロンの拡散温度
以外の条件を図3で述べた実施例と同様にしてジボラン
導入時間を200秒間にして、シリコン基板にボロンを
ドーピングした場合の、シリコン基板へのボロンの拡散
あるいはボロンの活性化を行う工程終了後のシリコン基
板のシート抵抗のジボラン導入圧力依存性および拡散温
度依存性を示す図である。なお、ここで述べるジボラン
導入圧力は、装置内でのジボランの圧力であり、希釈に
用いる窒素の圧力は含まれていないため、例えば、図3
を用いて述べた実施例の場合のジボラン導入圧力は、5
×10−5Torrとなる。
【0030】図5から、ジボラン導入圧力の変化に対す
るシリコン基板のシート抵抗の変化の割合が、ジボラン
導入圧力2×10−5Torr付近を境にしてガス導入
圧力の低い領域では大きく、ガス導入圧力の高い領域で
は小さくなっており、シート抵抗がガス導入圧力にほと
んど依存しない領域がある。従って、図3(b)を用い
て述べたシリコン基板の表面に不純物化合物ガスである
ジボランを供給してボロンあるいはボロンを含む層を形
成する工程において、2×10−5Torr以上となる
ように、ジボランの導入圧力を設定すれば、均一なドー
ピングができる。
【0031】図6は、ガス導入時間とボロンの拡散温度
以外の条件を図3で述べた実施例と同様にしてジボラン
導入圧力を5×10−5Torrとしてシリコン基板に
ボロンをドーピングした場合の、シリコン基板へのボロ
ンの拡散あるいはボロンの活性化を行う工程終了後のシ
リコン基板のシート抵抗のジボラン導入時間依存性およ
び拡散温度依存性を示す図である。なお、図3を用いて
述べた実施例の場合のジボラン導入時間は200秒であ
る。
【0032】図6から、ジボラン導入時間の変化に対す
るシリコン基板のシート抵抗の変化の割合が、ジボラン
導入時間80秒付近を境にしてガス導入時間の短い領域
では大きく、ガス導入時間の長い領域では小さくなって
おり、シート抵抗がガス導入時間にほとんど依存しない
領域がある。従って、図3(b)を用いて述べたシリコ
ン基板の表面に不純物化合物ガスであるジボランを供給
してボロンあるいはボロンを含む層を形成する工程にお
いてジボラン導入圧力を5×10−5Torrとした場
合、ジボランの導入時間を80秒以上となるように設定
すれば、均一なドーピングができる。
【0033】以上述べた方法により、基板の全ての領域
において均一にボロンをドーピングして均一なシート抵
抗を得る事が出来る。このようにジボランを導入した後
に、図3(c)を用いて述べた工程の熱処理の温度およ
び時間を増減することで、ボロンのシリコン基板中への
拡散量およびシート抵抗を所望の値にすることができる
。なお、不純物を含む化合物ガス12bの導入量の変化
に対する半導体基板1のシート抵抗の変化が少ない領域
は、不純物を含む化合物ガス12bや半導体基板1の種
類、不純物を含む化合物ガス12bの導入時の基板温度
、不純物元素の層あるいは不純物元素を含む層13b(
〜13d)からの拡散の温度及び時間で異なるので、そ
れぞれの条件において、その領域を求めて、ドーピング
する全ての基板のドーピングする全ての領域に対する不
純物を含む化合物ガス12bの導入量が、その導入量の
領域に入るように不純物を含む化合物ガス12bを導入
すれば、ドーピングする全ての基板の全ての領域におい
て均一に不純物をドーピングして均一なシート抵抗を得
る事が出来る。。
【0034】以上、図3に従って示した工程により均一
な不純物ドーピングができる。なお、図3(c)の工程
の後にシリコン基板1b表面に残った不純物元素の層あ
るいは不純物元素を含む層13b(〜13d)が不必要
である場合には、600℃〜800℃の比較的低温のW
et酸化を行った後にふっ酸などでエッチングすれば除
去できる。
【0035】
【発明の効果】この発明は、以上説明したように不純物
を含む化合物ガスの導入量の変化に対する半導体基板の
シート抵抗の変化が少ない領域に、ドーピングする全て
の基板のドーピングする全ての領域での不純物を含む化
合物ガスの導入量が入るようにするという構成としたの
で、多数の基板にドーピングする場合や、1枚の基板を
ドーピングする場合で基板の直径がガス供給ノズルと基
板の距離に対して長い場合にも、均一なドーピングがで
きる効果がある。
【図面の簡単な説明】
【図1】本発明の実施に際して用いた装置の構成図であ
る。
【図2】従来のMLD法による複数の半導体基板に対す
る不純物ドーピングの方法を示す工程順断面図である。
【図3】本発明の不純物ドーピングの方法を示す実施例
の工程順断面図である。
【図4】シリコン基板のシート抵抗のジボラン導入量依
存性および拡散温度依存性を示す図である。
【図5】シリコン基板のシート抵抗のジボラン導入圧力
依存性および拡散温度依存性を示す図である。
【図6】シリコン基板のシート抵抗のジボラン導入時間
依存性および拡散温度依存性を示す図である。
【図7】不純物元素の深さ方向濃度分布の熱処理時間に
よる変化を示す図である。
【図8】不純物元素の層あるいは不純物元素を拡散温度
の固溶限以上に含む含む層と不純物拡散層の界面の不純
物濃度の拡散温度依存を示す図である。
【図9】シート抵抗のジボラン導入時の基板温度依存を
示す図である。
【符号の説明】
1、1b、1c、1d  半導体基板 2  石英製のチャンバー 3  加熱系 4  高真空排気系 5  圧力計 6a、6b  ゲートバルブ 7  ロード室 8  搬送機構 9  ロード室排気系 10  ガス導入制御系 11  ガス供給源 12b  ガス状不純物元素あるいは不純物元素を含む
化合物ガス 13b、13c、13d  不純物元素の層あるいは不
純物元素を含む層 14b、14c、14d  不純物拡散層15  水素
ガス

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】  半導体表面を清浄化して化学的に活性
    な表面を露出する第1の工程と、前記半導体表面にガス
    状不純物元素あるいは不純物元素を含む化合物ガスを供
    給し前記不純物元素の層あるいは前記不純物元素を含む
    層を半導体表面に形成する第2の工程と、前記第2の工
    程で形成された層を拡散源とした不純物の半導体中への
    拡散あるいは不純物の活性化を行う第3の工程とからな
    る不純物ドーピングの方法において、前記第3の工程の
    直後まで半導体表面に不純物元素の層あるいは固溶限以
    上に前記不純物元素を含む層が存在していることを特徴
    とする不純物ドーピングの方法。
  2. 【請求項2】  半導体表面を清浄化して化学的に活性
    な表面を露出する第1の工程と、前記半導体表面にガス
    状不純物元素あるいは不純物元素を含む化合物ガスを供
    給し前記不純物元素の層あるいは前記不純物元素を含む
    層を半導体表面に形成する第2の工程と、前記第2の工
    程で形成された層を拡散源とした不純物の半導体中への
    拡散あるいは不純物の活性化を行う第3の工程とからな
    る不純物ドーピングの方法において、前記第2の工程で
    半導体表面に供給するガス状不純物元素あるいは不純物
    元素を含む化合物ガスの導入量を、ドーピング後の半導
    体表面のシート抵抗が半導体表面に供給するガス状不純
    物元素あるいは不純物元素を含む化合物ガスの導入量に
    比較的依存しない導入量またはそれ以上の導入量とした
    後に、前記第3の工程での熱処理の温度によって半導体
    表面の不純物濃度を制御することを特徴とする不純物ド
    ーピングの方法。
  3. 【請求項3】  半導体表面を清浄化して化学的に活性
    な表面を露出する第1の工程と、前記半導体表面にガス
    状不純物元素あるいは不純物元素を含む化合物ガスを供
    給し前記不純物元素の層あるいは前記不純物元素を含む
    層を半導体表面に形成する第2の工程と、前記第2の工
    程で形成された層を拡散源とした不純物の半導体中への
    拡散あるいは不純物の活性化を行う第3の工程とからな
    る不純物ドーピングの方法において、前記第2の工程で
    半導体表面にガス状不純物元素あるいは不純物元素を含
    む化合物ガスを供給する際の半導体表面の温度を、ドー
    ピング後の半導体表面のシート抵抗が半導体表面の温度
    に比較的依存しない温度とすることを特徴とする不純物
    ドーピングの方法。
JP11354491A 1991-03-27 1991-05-17 不純物ドーピングの方法 Pending JPH04340710A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP11354491A JPH04340710A (ja) 1991-05-17 1991-05-17 不純物ドーピングの方法
EP92104495A EP0505877A2 (en) 1991-03-27 1992-03-15 Impurity doping method with adsorbed diffusion source
US07/858,173 US5532185A (en) 1991-03-27 1992-03-27 Impurity doping method with adsorbed diffusion source

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11354491A JPH04340710A (ja) 1991-05-17 1991-05-17 不純物ドーピングの方法

Publications (1)

Publication Number Publication Date
JPH04340710A true JPH04340710A (ja) 1992-11-27

Family

ID=14615005

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11354491A Pending JPH04340710A (ja) 1991-03-27 1991-05-17 不純物ドーピングの方法

Country Status (1)

Country Link
JP (1) JPH04340710A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002217204A (ja) * 2001-01-16 2002-08-02 Komatsu Electronic Metals Co Ltd ボロンドープされたシリコンウエハの熱処理方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002217204A (ja) * 2001-01-16 2002-08-02 Komatsu Electronic Metals Co Ltd ボロンドープされたシリコンウエハの熱処理方法

Similar Documents

Publication Publication Date Title
US5194397A (en) Method for controlling interfacial oxide at a polycrystalline/monocrystalline silicon interface
US5925574A (en) Method of producing a bipolar transistor
CA2021993C (en) Impurity doping method with diffusion source
US5366922A (en) Method for producing CMOS transistor
JP3079575B2 (ja) 半導体装置の製造方法
JP3130906B2 (ja) 半導体内壁に対する不純物の注入方法
US5532185A (en) Impurity doping method with adsorbed diffusion source
JPH04340710A (ja) 不純物ドーピングの方法
JP3180122B2 (ja) 不純物ドーピングの方法
US5874352A (en) Method of producing MIS transistors having a gate electrode of matched conductivity type
JPH04300299A (ja) 不純物ドーピングの方法
JPH03235326A (ja) 半導体装置の製造方法
JPH05251378A (ja) 半導体装置の製造方法
JPH03224241A (ja) 絶縁ゲート電界効果トランジスタの製造方法
JPH01129413A (ja) 半導体基体への不純物導入方法
JPH04295099A (ja) 不純物ドーピングの方法
JP3263058B2 (ja) 半導体内壁に対する不純物の注入方法
JP2926419B2 (ja) 半導体装置の製造方法
JP2926344B2 (ja) 電界効果トランジスタの製造方法
JPH07263358A (ja) ドープトアモルファスシリコン膜の形成方法およびその形成装置
JP2876414B2 (ja) 拡散抵抗素子の製造方法
JP2973011B2 (ja) 半導体素子分離領域の形成方法
JPH04333239A (ja) 不純物拡散領域の形成方法
JP2934665B2 (ja) 半導体装置の製造方法
JP2001237248A (ja) 半導体装置及びその製造方法