JPS6011474B2 - 情報蓄積素子の製造方法 - Google Patents
情報蓄積素子の製造方法Info
- Publication number
- JPS6011474B2 JPS6011474B2 JP52098395A JP9839577A JPS6011474B2 JP S6011474 B2 JPS6011474 B2 JP S6011474B2 JP 52098395 A JP52098395 A JP 52098395A JP 9839577 A JP9839577 A JP 9839577A JP S6011474 B2 JPS6011474 B2 JP S6011474B2
- Authority
- JP
- Japan
- Prior art keywords
- information
- information storage
- storage device
- gate
- manufacturing information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B20/00—Read-only memory [ROM] devices
Landscapes
- Electrodes Of Semiconductors (AREA)
- Non-Volatile Memory (AREA)
Description
【発明の詳細な説明】
本発明は情報蓄積素子の製造方法にかかり、特に絶縁ゲ
ート電界効果トランジスタを使用してなる情報の読み出
しのみをもつ情報蓄積素子の製造方法に関する。
ート電界効果トランジスタを使用してなる情報の読み出
しのみをもつ情報蓄積素子の製造方法に関する。
従来、情報の読み出しのみ可能な情報蓄積素子の種類は
、破壊的なものと非破壊的なものとの二種に大別され、
前者にはメモリマトリックスの配線を破壊し作動しない
素子を情報等価に作製する種が掲げられ、又後者に関し
ては、二重絶縁膜をゲートに使用したＭ皿ＯＳ、ＭＡＯ
Ｓ又はＭＡＳ実には、情報等価にメモリマトリックス状
に配置せられた情報素子更には、浮遊ゲートを使用した
電気的書き込み可能な情報蓄積素子等が存在する。
、破壊的なものと非破壊的なものとの二種に大別され、
前者にはメモリマトリックスの配線を破壊し作動しない
素子を情報等価に作製する種が掲げられ、又後者に関し
ては、二重絶縁膜をゲートに使用したＭ皿ＯＳ、ＭＡＯ
Ｓ又はＭＡＳ実には、情報等価にメモリマトリックス状
に配置せられた情報素子更には、浮遊ゲートを使用した
電気的書き込み可能な情報蓄積素子等が存在する。
最近のメモリ素子の発展は顕しく、半導体加工技術の発
展に伴いメモリ素子の大容量化高集積度化が進み、書き
込み読み出し共に可能な情蓄積素子に限らず、読み出し
たけの情報蓄積素子に於いても製造段階における書き込
み作業のスピード化が望まれる。しかしながら、従来技
術における、浮遊ゲート等への電気的情報書き込みの情
報素子に於いては、先述した大容量化に伴い書き込みに
必要とされる時間は急激に増加し該情報素子の便用が困
難となってしまう。本発明にかかるメモリ素子の大容量
化に伴い急増する書き込み時間の短縮を可能にすること
を目的とする。
展に伴いメモリ素子の大容量化高集積度化が進み、書き
込み読み出し共に可能な情蓄積素子に限らず、読み出し
たけの情報蓄積素子に於いても製造段階における書き込
み作業のスピード化が望まれる。しかしながら、従来技
術における、浮遊ゲート等への電気的情報書き込みの情
報素子に於いては、先述した大容量化に伴い書き込みに
必要とされる時間は急激に増加し該情報素子の便用が困
難となってしまう。本発明にかかるメモリ素子の大容量
化に伴い急増する書き込み時間の短縮を可能にすること
を目的とする。
本発明の特徴は、浮遊ゲートに情報を書き込むために、
従来の電気的方法を用いないで、直接にイオン注入技術
により、電荷を有するイオンを該浮遊ゲート内に注入し
たことである。
従来の電気的方法を用いないで、直接にイオン注入技術
により、電荷を有するイオンを該浮遊ゲート内に注入し
たことである。
次に実施例で以って本発明の詳細な説明を行う。
以下Ｎチャンネル型の場合について説明するが、Ｐチャ
ンネル型の場合にも全く同様となることとなる。第１図
Ａに於いてＰ型シリコン基体上に絶縁材料を堆積し公知
のホトレジスト技術、蝕刻技術にて選択的に絶縁膜１０
１を形成後、この絶縁膜１０１をマスクにして、熱酸化
によってシリコン基体表面を選択酸化し、酸化膜１０２
を形成し、絶縁材料１０１を除去する（第１図Ｂ）。
ンネル型の場合にも全く同様となることとなる。第１図
Ａに於いてＰ型シリコン基体上に絶縁材料を堆積し公知
のホトレジスト技術、蝕刻技術にて選択的に絶縁膜１０
１を形成後、この絶縁膜１０１をマスクにして、熱酸化
によってシリコン基体表面を選択酸化し、酸化膜１０２
を形成し、絶縁材料１０１を除去する（第１図Ｂ）。
次にシリコン基体の露出したシリコン表面を熱酸化し薄
い酸化膜１０３を形成した上にポリシリコン１０４を堆
積せしめ（第１図Ｃ）、公知のホトレジスト技術・蝕刻
技術にてパターニングを行い、ゲート膜１０３′、ゲー
ト電極１０４′を形成した（第１図Ｄ）後、熱拡散又は
イオン注入技術にて、Ｎ型不純物をドーピンしてソース
、ドレイン領域１０５，１０５′を形成すると共に、ゲ
−ト電極１０４′内にも同時にドーピングしその伝導度
を高める（第１図Ｅ）。この時、シリコン酸化膜１０６
も形成される。続いてソース、ドレィン領域のコンタク
ト孔の関孔を行い、アルミ等の金属物質を堆積し１０７
を形成した（第１図Ｆ）後、公知のホトレジスト技術、
蝕刻技術を用いゲート上の閥孔１１１を形成する。次に
該金属物質１０７をマスクとしこの実施例のようにェン
ハンスメント型の場合開孔部１１１を通してゲート電極
１０４′に正に帯電したイオン例えばボロンイオンを１
０８の如く打ち込めば「打ち込まれた素子は“ＯＮ’’
状態となる（第１図Ｇ）。
い酸化膜１０３を形成した上にポリシリコン１０４を堆
積せしめ（第１図Ｃ）、公知のホトレジスト技術・蝕刻
技術にてパターニングを行い、ゲート膜１０３′、ゲー
ト電極１０４′を形成した（第１図Ｄ）後、熱拡散又は
イオン注入技術にて、Ｎ型不純物をドーピンしてソース
、ドレイン領域１０５，１０５′を形成すると共に、ゲ
−ト電極１０４′内にも同時にドーピングしその伝導度
を高める（第１図Ｅ）。この時、シリコン酸化膜１０６
も形成される。続いてソース、ドレィン領域のコンタク
ト孔の関孔を行い、アルミ等の金属物質を堆積し１０７
を形成した（第１図Ｆ）後、公知のホトレジスト技術、
蝕刻技術を用いゲート上の閥孔１１１を形成する。次に
該金属物質１０７をマスクとしこの実施例のようにェン
ハンスメント型の場合開孔部１１１を通してゲート電極
１０４′に正に帯電したイオン例えばボロンイオンを１
０８の如く打ち込めば「打ち込まれた素子は“ＯＮ’’
状態となる（第１図Ｇ）。
又デプレッション型の場合には、負に帯電イオン例えば
リンィオン等を打ち込めば、ｎチャンネルの時、打ち込
まれた素子は“ＯＦＦ”状態となる。かくしてゲ−ト電
極１０４′に任意の電荷をイオン注入し所定のＭＯＳト
ランジスタを“ＯＮ’又は“ＯＦＦ”状態にする。続い
て公知の方法で金属物質１０７をパターニングし電極配
線１０７′を形成した（第１図Ｈ）後、ＣＶＤの方法等
低温の方法いてシリコン酸化膜又はシリコン窒化膜１０
９を堆積せしめて情報が書き込まれた情報蓄積素子が作
製される（第１図１）。このように大容量の情報を有す
る読み出しのみ可能な情報素子への情報の書き込みは、
第１図Ｆに示された状態の素子がマトリックス状に高集
積度に多数形成されたシリコン基体の浮遊ゲートトラン
ジスタを選択的に情報等価に選び、公知のホトレジスト
、蝕刻技術にて該選択した浮遊ゲートトランジスタのゲ
ート部に開孔部１１１を形成した後に、シリコン基体全
体にイオンを照射することによって、情報が書き込まれ
る。
リンィオン等を打ち込めば、ｎチャンネルの時、打ち込
まれた素子は“ＯＦＦ”状態となる。かくしてゲ−ト電
極１０４′に任意の電荷をイオン注入し所定のＭＯＳト
ランジスタを“ＯＮ’又は“ＯＦＦ”状態にする。続い
て公知の方法で金属物質１０７をパターニングし電極配
線１０７′を形成した（第１図Ｈ）後、ＣＶＤの方法等
低温の方法いてシリコン酸化膜又はシリコン窒化膜１０
９を堆積せしめて情報が書き込まれた情報蓄積素子が作
製される（第１図１）。このように大容量の情報を有す
る読み出しのみ可能な情報素子への情報の書き込みは、
第１図Ｆに示された状態の素子がマトリックス状に高集
積度に多数形成されたシリコン基体の浮遊ゲートトラン
ジスタを選択的に情報等価に選び、公知のホトレジスト
、蝕刻技術にて該選択した浮遊ゲートトランジスタのゲ
ート部に開孔部１１１を形成した後に、シリコン基体全
体にイオンを照射することによって、情報が書き込まれ
る。
このように従来のマトリックス状に配置された浮遊ゲー
トトランジスタを１個、１個選び、電気的に情報を書き
込む方法に比較し、その書き込み速度は格段に速い、す
なわち、従釆技術に於いては、情報の容量に反比例して
書き込み速度は減少するのに対し、本発明において、書
き込み速度は情報の容量の大小に依存せず、イオンビー
ムの走査速度で決定されるので大容量化に適した情報の
書き込み方法となる。
トトランジスタを１個、１個選び、電気的に情報を書き
込む方法に比較し、その書き込み速度は格段に速い、す
なわち、従釆技術に於いては、情報の容量に反比例して
書き込み速度は減少するのに対し、本発明において、書
き込み速度は情報の容量の大小に依存せず、イオンビー
ムの走査速度で決定されるので大容量化に適した情報の
書き込み方法となる。
第１図Ａ乃至第１図１は本発明の−実施例を工程順に示
した断面図である。 尚図において１０１…・・・絶縁膜、１０２…・・・厚
い酸化膜、１０３……薄い酸化膜、１０３′・・…・ゲ
ート酸化膜、１０３ｒ・・・・・’二酸化シリコンー、
１０４……ポリシリコン、１０４′……ゲート電極、１
０５…・・・ソース領域、１０５′・・・・・・ドレィ
ン領域、１０６・・・・・・シリコン酸化膜、１０７・
・…・金属物質、１０７′…・・・ソース及びドレィン
電極、１０８……イオンビーム、１０９……パシベーシ
ョン用絶縁物質、１１０…・・・フオトレジスト、１１
１…・・・開孔部である。 髪〆図
した断面図である。 尚図において１０１…・・・絶縁膜、１０２…・・・厚
い酸化膜、１０３……薄い酸化膜、１０３′・・…・ゲ
ート酸化膜、１０３ｒ・・・・・’二酸化シリコンー、
１０４……ポリシリコン、１０４′……ゲート電極、１
０５…・・・ソース領域、１０５′・・・・・・ドレィ
ン領域、１０６・・・・・・シリコン酸化膜、１０７・
・…・金属物質、１０７′…・・・ソース及びドレィン
電極、１０８……イオンビーム、１０９……パシベーシ
ョン用絶縁物質、１１０…・・・フオトレジスト、１１
１…・・・開孔部である。 髪〆図
Claims (1)
- １ 半導体基体表面に形成された絶縁物質で囲われた浮
遊ゲート電極を有する情報蓄積素子の製造方法において
、前記浮遊ゲート電極に正もしくは負イオンを注入して
情報を蓄積することを特徴とする情報蓄積素子の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP52098395A JPS6011474B2 (ja) | 1977-08-16 | 1977-08-16 | 情報蓄積素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP52098395A JPS6011474B2 (ja) | 1977-08-16 | 1977-08-16 | 情報蓄積素子の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5432080A JPS5432080A (en) | 1979-03-09 |
| JPS6011474B2 true JPS6011474B2 (ja) | 1985-03-26 |
Family
ID=14218639
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP52098395A Expired JPS6011474B2 (ja) | 1977-08-16 | 1977-08-16 | 情報蓄積素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6011474B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03108503A (ja) * | 1989-09-22 | 1991-05-08 | Inax Corp | 圧力鋳込用成形型の造型方法 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0630391B2 (ja) * | 1984-09-05 | 1994-04-20 | 日本電気株式会社 | 半導体記憶装置及びその製造方法 |
-
1977
- 1977-08-16 JP JP52098395A patent/JPS6011474B2/ja not_active Expired
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03108503A (ja) * | 1989-09-22 | 1991-05-08 | Inax Corp | 圧力鋳込用成形型の造型方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5432080A (en) | 1979-03-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5807778A (en) | Method of manufacturing shallow trench source EPROM cell | |
| JP2978477B1 (ja) | 半導体集積回路装置およびその製造方法 | |
| US7364969B2 (en) | Semiconductor fabrication process for integrating formation of embedded nonvolatile storage device with formation of multiple transistor device types | |
| JPS6318867B2 (ja) | ||
| JPS6037619B2 (ja) | 半導体メモリ装置 | |
| KR960036093A (ko) | 플래쉬 이이피롬 셀 및 그 제조방법 | |
| KR100486187B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| JP2003031696A (ja) | 半導体メモリ装置及びその製造方法 | |
| JPH11330280A (ja) | チャネル消去／書込によるフラッシュメモリ―セル構造の製造方法およびその操作方法 | |
| JPH02222174A (ja) | Ｍｏｓ型半導体装置 | |
| US5340768A (en) | Method of fabricating self-aligned field-plate isolation between control electrodes | |
| JPS6123661B2 (ja) | ||
| JPS6011474B2 (ja) | 情報蓄積素子の製造方法 | |
| JPH11238810A (ja) | 相異なる厚さのゲート酸化膜形成方法 | |
| TWI696273B (zh) | 具有輔助閘的快閃記憶體暨其製作方法 | |
| JP2568770B2 (ja) | 高密度メモリアレイとそれを形成する方法 | |
| JP2544570B2 (ja) | 半導体記憶装置の製造方法 | |
| JPS63136559A (ja) | 半導体記憶装置におけるプレート配線形成法 | |
| JPS62265765A (ja) | 半導体装置の製造方法 | |
| JP3019451B2 (ja) | 薄膜メモリセル及び薄膜メモリセルの製造方法 | |
| JP2610709B2 (ja) | 不揮発性半導体記憶装置の製造法 | |
| JP3120428B2 (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| JP4040138B2 (ja) | 不揮発性半導体記憶装置の製造方法 | |
| JP2770416B2 (ja) | 半導体記憶装置 | |
| JPS6145397B2 (ja) |