JPS6010664B2 - ワンチツプ・プロセツサ - Google Patents
ワンチツプ・プロセツサInfo
- Publication number
- JPS6010664B2 JPS6010664B2 JP54008977A JP897779A JPS6010664B2 JP S6010664 B2 JPS6010664 B2 JP S6010664B2 JP 54008977 A JP54008977 A JP 54008977A JP 897779 A JP897779 A JP 897779A JP S6010664 B2 JPS6010664 B2 JP S6010664B2
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- internal bus
- timing signal
- timing
- processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Description
【発明の詳細な説明】
本発明は、ワンチップ・プロセッサ、特にユーザの希望
に対応して用意されたマスクROMによって構成された
命令格納メモリを内蔵したワンチップ・プロセッサにお
いて、製造段階におけるテストや使用段階におけるテス
トを行なうべく、入出力ボートと内部バスとを介して命
令を外部からセットするよう構成すると共に、通常処理
におけるタイミングに変更を加えることなく上記内部バ
スを命令セットのために供給するようにしたワンチップ
・プロセッサに関するものである。
に対応して用意されたマスクROMによって構成された
命令格納メモリを内蔵したワンチップ・プロセッサにお
いて、製造段階におけるテストや使用段階におけるテス
トを行なうべく、入出力ボートと内部バスとを介して命
令を外部からセットするよう構成すると共に、通常処理
におけるタイミングに変更を加えることなく上記内部バ
スを命令セットのために供給するようにしたワンチップ
・プロセッサに関するものである。
周知の如く半導体製造技術の進歩によって集積回路の集
積密度がきわめて大となり、最近1つの半導体チップ上
にROM,、AM、タイマ、入出力ボート、クロツク・
ジェネレータ、演算処理部などを搭載したワンチップ・
プ。
積密度がきわめて大となり、最近1つの半導体チップ上
にROM,、AM、タイマ、入出力ボート、クロツク・
ジェネレータ、演算処理部などを搭載したワンチップ・
プ。
セッサが採用されつつある。このようなワンチップ・プ
ロセッサは一般に、命令格納メモリとしてマスクROM
によって構成されるメモリが用いられる。このような命
令格納メモリは、上記ワンチップ・プロセッサの製造の
一過程として使用されるいわゆる評価用プロセッサにお
いては外付けされるが、評価が終予した段階ではワンチ
ップ・プロセッサ内に格納されるように製造される。こ
のように命令格納メモリを内蔵したワンチップ・プロセ
ッサにおいてテストを行なう場合には、既知の命令を外
部から与え当該命令に対応した処理が正しく実行される
か否かがチェックされるが、従釆からこのために本来の
命令実行タイミングが影響を受けるという問題点を含ん
でいる。このために、上記命令実行タイミングに影響を
与えることなく外部から命令をセットする回路を独立に
もうけることが行なわれるが、この場合非所望にチップ
面積が増大すると共に、迅速な機能テストを行なう上で
妨げとなるというBUの問題が提供される。本発明は、
上記の問題を解決することを目的としており、内部バス
に簡単な回路を追加するだけで外部からの命令セットを
行ない得るようにすると共に本来の命令実行タイミング
に影響を与えないようにすることを目的としている。
ロセッサは一般に、命令格納メモリとしてマスクROM
によって構成されるメモリが用いられる。このような命
令格納メモリは、上記ワンチップ・プロセッサの製造の
一過程として使用されるいわゆる評価用プロセッサにお
いては外付けされるが、評価が終予した段階ではワンチ
ップ・プロセッサ内に格納されるように製造される。こ
のように命令格納メモリを内蔵したワンチップ・プロセ
ッサにおいてテストを行なう場合には、既知の命令を外
部から与え当該命令に対応した処理が正しく実行される
か否かがチェックされるが、従釆からこのために本来の
命令実行タイミングが影響を受けるという問題点を含ん
でいる。このために、上記命令実行タイミングに影響を
与えることなく外部から命令をセットする回路を独立に
もうけることが行なわれるが、この場合非所望にチップ
面積が増大すると共に、迅速な機能テストを行なう上で
妨げとなるというBUの問題が提供される。本発明は、
上記の問題を解決することを目的としており、内部バス
に簡単な回路を追加するだけで外部からの命令セットを
行ない得るようにすると共に本来の命令実行タイミング
に影響を与えないようにすることを目的としている。
そしてそのため、本発明のワンチップ・プロセッサは、
少なくとも、命令格納メモリ、命令デコーダ、演算処理
部、入出力ボート、内部バスを内蔵すると共に上誌内部
バスを使用するに先立って当該内部バスに対してプリチ
ャージが行なわれるワンチップ・プロセッサにおいて、
与えられた命令を実行するタイミングを規定する第1の
タイミング信号、通常の処理時に上記命令格納メモリか
ら命令をフヱツチすると共に上記内部バスをプリチャー
ジするタイミングを規定する第2のタイミング信号、お
よび少なくとも上記第1のタイミング信号に先立って上
記内部バスをテスト処理時にプリチヤージするタイミン
グを規定する第3のタイミング信号をもうけ、上記テス
ト処理時に上記第2のタイミング信号に同期して上記内
部バスを介して入出力ボートからテスト用命令を上記命
令デコーダにセットすると共に上記第3のタイミング信
号に同期して上記内部バスをプリチャージするよう構成
したことを特徴としている。以下図面を参照しつつ説明
する。第1図は本発明の一実施例ワンチップ・プロセッ
サの要部を示し、第2図はその動作を説明するタイム・
チャートを示す。
少なくとも、命令格納メモリ、命令デコーダ、演算処理
部、入出力ボート、内部バスを内蔵すると共に上誌内部
バスを使用するに先立って当該内部バスに対してプリチ
ャージが行なわれるワンチップ・プロセッサにおいて、
与えられた命令を実行するタイミングを規定する第1の
タイミング信号、通常の処理時に上記命令格納メモリか
ら命令をフヱツチすると共に上記内部バスをプリチャー
ジするタイミングを規定する第2のタイミング信号、お
よび少なくとも上記第1のタイミング信号に先立って上
記内部バスをテスト処理時にプリチヤージするタイミン
グを規定する第3のタイミング信号をもうけ、上記テス
ト処理時に上記第2のタイミング信号に同期して上記内
部バスを介して入出力ボートからテスト用命令を上記命
令デコーダにセットすると共に上記第3のタイミング信
号に同期して上記内部バスをプリチャージするよう構成
したことを特徴としている。以下図面を参照しつつ説明
する。第1図は本発明の一実施例ワンチップ・プロセッ
サの要部を示し、第2図はその動作を説明するタイム・
チャートを示す。
第1図において、1は命令格納メモリ、2は命令デコ−
ダ、3は入出力ボートの1つであって例えば入力ボート
が用いられるもの、4はテスト。
ダ、3は入出力ボートの1つであって例えば入力ボート
が用いられるもの、4はテスト。
モード起動回路であってテスト・モード時におけるタイ
ミング制御を行なうもの、5はクロツク。ジェネレータ
であって第1のタイミング信号ぐ.や第2のタイミング
信号J2や第3のタイミング信号J6を発生するもの、
6,7は夫々アンド回路、8はオア回路、9は内部バス
、T,はバス駆動用トランジスタ、T2は通常処理時に
おけるバス・プリチャージ用トランジスタであって通常
処理時に第2のタイミング信号で2によって制御される
もの、T3はテスト処理時におけるバス・プリチャージ
用トランジスタであってテスト処理時に第3のタイミン
グ信号ぐ6によって制御されるものを表わしている。図
示内部バス9は周知の如く通常処理時において、(i)
プロセッサ内蔵素子相互間のデータ転送、(ii)プロ
セッサ内部から外部装置へのデータ転送、(iii)外
部装置からプロセッサ内部へのデータ転送のために利用
されるものであり、第2図図示の第1のタイミング信号
?,に同期して利用される。
ミング制御を行なうもの、5はクロツク。ジェネレータ
であって第1のタイミング信号ぐ.や第2のタイミング
信号J2や第3のタイミング信号J6を発生するもの、
6,7は夫々アンド回路、8はオア回路、9は内部バス
、T,はバス駆動用トランジスタ、T2は通常処理時に
おけるバス・プリチャージ用トランジスタであって通常
処理時に第2のタイミング信号で2によって制御される
もの、T3はテスト処理時におけるバス・プリチャージ
用トランジスタであってテスト処理時に第3のタイミン
グ信号ぐ6によって制御されるものを表わしている。図
示内部バス9は周知の如く通常処理時において、(i)
プロセッサ内蔵素子相互間のデータ転送、(ii)プロ
セッサ内部から外部装置へのデータ転送、(iii)外
部装置からプロセッサ内部へのデータ転送のために利用
されるものであり、第2図図示の第1のタイミング信号
?,に同期して利用される。
そして、該内部バス9の当該使用に当っては、例えばバ
ス容量が比較的大きいことや、電圧源Nccから接地へ
の電流パスが存在すると消費電力が増大することなどの
ために、一旦プリチャージされるようにされる。通常の
処理における動作について簡単に説明すると次の通りで
ある。
ス容量が比較的大きいことや、電圧源Nccから接地へ
の電流パスが存在すると消費電力が増大することなどの
ために、一旦プリチャージされるようにされる。通常の
処理における動作について簡単に説明すると次の通りで
ある。
即ち、第2図を参照して、{1} 命令フェッチと命令
実行とは第2図図示最上位に示す如くオーバラップして
次々と行なわれる。{21 このとき、第2のタイミン
グ信号?2に同期して、命令格納メモリ1からアンド回
路6を介して命令が読出されて命令デコーダ2にセット
される。
実行とは第2図図示最上位に示す如くオーバラップして
次々と行なわれる。{21 このとき、第2のタイミン
グ信号?2に同期して、命令格納メモリ1からアンド回
路6を介して命令が読出されて命令デコーダ2にセット
される。
そして、命令デコーダ2によって当該命令が解読され、
図示しない内部ゲートの制御のための信号を発生するよ
うにされる。t3ー 第2のタイミング信号?2に同期
して、第2図図示の如く、トランジスタT2がオンされ
て内部バス9がプリセットされる。
図示しない内部ゲートの制御のための信号を発生するよ
うにされる。t3ー 第2のタイミング信号?2に同期
して、第2図図示の如く、トランジスタT2がオンされ
て内部バス9がプリセットされる。
‘41そして第1のタイミング信号◇,に同期して、上
註解議された命令に対応した処理(演算や格納など)が
実行される。
註解議された命令に対応した処理(演算や格納など)が
実行される。
即ち、必要に応じて内部バス9が使用される。‘5)
そして同一サイクル内の第2のタイミング信号02 に
同期して、次の命令が命令格納メモリ1から謙出される
。
そして同一サイクル内の第2のタイミング信号02 に
同期して、次の命令が命令格納メモリ1から謙出される
。
通常の処理においては上述の如く処理されるが、テスト
処理時には上詑処理タイミングに基本的な変更を加える
ことなくテスト処理が実行される。
処理時には上詑処理タイミングに基本的な変更を加える
ことなくテスト処理が実行される。
即ち、
{61通常の処理時において内部バス9が使用されるこ
とのないタイミング時即ち第2のタイミング信号◇2に
よって規定されるタイミング時に、外部命令が入力ボー
ト3に供給され、かつテスト入力指示信号がテスト・モ
ード起動回路4に入力される。
とのないタイミング時即ち第2のタイミング信号◇2に
よって規定されるタイミング時に、外部命令が入力ボー
ト3に供給され、かつテスト入力指示信号がテスト・モ
ード起動回路4に入力される。
‘71 テスト・モード起動回路4は、テスト・モード
処理に対応したタイミング制御を行なう。
処理に対応したタイミング制御を行なう。
■ 即ち入力ボート3に供給された外部命令を第2のタ
イミング信号J2 に同期して、トランジスタT,,内
部バス9,アンド回路7を介して命令デコーダ2にセッ
トし、当該命令を解読する。■ そして、第3のタイミ
ング信号J6に同期して、トランジスタT3をオンし、
内部バス9をプリチヤージする。
イミング信号J2 に同期して、トランジスタT,,内
部バス9,アンド回路7を介して命令デコーダ2にセッ
トし、当該命令を解読する。■ そして、第3のタイミ
ング信号J6に同期して、トランジスタT3をオンし、
内部バス9をプリチヤージする。
胤 次いで、第1のタイミング信号◇,に同期して、上
記外部からセットされた命令に対応した処理(演算や格
納など)を実行する。
記外部からセットされた命令に対応した処理(演算や格
納など)を実行する。
(11)そして同一サイクル内の第2のタイミング信号
で2に同期して、次の命令が内部バス9を介して命令デ
コーダ2にセットされる。
で2に同期して、次の命令が内部バス9を介して命令デ
コーダ2にセットされる。
以上説明した如く、本発明によれば、通常の処理(およ
びテスト処理)時に内部バス9が使用されないタイミン
グを選んで、内部バス9を介して外部命令を命令デコー
ダ2にセットするようにしている。
びテスト処理)時に内部バス9が使用されないタイミン
グを選んで、内部バス9を介して外部命令を命令デコー
ダ2にセットするようにしている。
そして、内部バス9をプリチャージするタイミングを、
第2のタイミング信号◇2の代わりに第3のタイミング
債号ぐ8によって与えるようにしている。このために、
いわば単にトランジスタT3をもうけるだけで、外部命
令を内部バス経由でセットすることが可能となる。そし
て、命令デコードや処理(演算・格納)などのタイミン
グに全く変更を与えてなく、外部命令を次々と供給する
ことによって高速度でテスト処理を行なうことが可能と
なる。ここで、トランジスタ丸のゲート信号として第3
のタイミング信号である◇6を与えているが、もちろん
テスト時でない時はトランジスタtに与えるゲート信号
を停止してもよい。図面の簡単な説明第1図は本発明の
一実施例ワンチップ・プロセッサの要部を示し、第2図
はその動作を説明するタイム・チャートを示す。
第2のタイミング信号◇2の代わりに第3のタイミング
債号ぐ8によって与えるようにしている。このために、
いわば単にトランジスタT3をもうけるだけで、外部命
令を内部バス経由でセットすることが可能となる。そし
て、命令デコードや処理(演算・格納)などのタイミン
グに全く変更を与えてなく、外部命令を次々と供給する
ことによって高速度でテスト処理を行なうことが可能と
なる。ここで、トランジスタ丸のゲート信号として第3
のタイミング信号である◇6を与えているが、もちろん
テスト時でない時はトランジスタtに与えるゲート信号
を停止してもよい。図面の簡単な説明第1図は本発明の
一実施例ワンチップ・プロセッサの要部を示し、第2図
はその動作を説明するタイム・チャートを示す。
図中、1は命令格納メモリ、2は命令デコーダ、3は入
出力ボート、4はテスト・モード起動回路、9は内部バ
ス、T,はバス駆動用トランジスタ、L,T3は夫々バ
ス・ブリチヤージ用トランジスタを表わす。
出力ボート、4はテスト・モード起動回路、9は内部バ
ス、T,はバス駆動用トランジスタ、L,T3は夫々バ
ス・ブリチヤージ用トランジスタを表わす。
姥1図
豹2図
Claims (1)
- 1 少なくとも、命令格納メモリ、命令デコーダ、演算
処理部、入出力ポート、内部バスを内蔵すると共に上記
内部バスを使用するに先立って当該内部バスに対してプ
リチヤージが行なわれるワンチツプ・プロセツサにおい
て、与えられた命令を実行するタイミングを規定する第
1のタイミング信号、通常の処理時に上記命令格納メモ
リから命令をフエツチすると共に上記内部バスをプリチ
ヤージするタイミングを規定する第2のタイミング信号
、および少なくとも上記第1のタイミング信号に先立っ
て上記内部バスをテスト処理時にプリチヤージするタイ
ミングを規定する第3のタイミング信号をもうけ、上記
テスト処理時に上記第2のタイミング信号に同期して上
記内部バスを介して入出力ポートからテスト用命令を上
記命令デコーダにセツトすると共に上記第3のタイミン
グ信号に同期して上記内部バスをプリチヤージするよう
構成したことを特徴とするワンチツプ・プロセツサ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP54008977A JPS6010664B2 (ja) | 1979-01-29 | 1979-01-29 | ワンチツプ・プロセツサ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP54008977A JPS6010664B2 (ja) | 1979-01-29 | 1979-01-29 | ワンチツプ・プロセツサ |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS55102061A JPS55102061A (en) | 1980-08-04 |
JPS6010664B2 true JPS6010664B2 (ja) | 1985-03-19 |
Family
ID=11707741
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP54008977A Expired JPS6010664B2 (ja) | 1979-01-29 | 1979-01-29 | ワンチツプ・プロセツサ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6010664B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5897731A (ja) * | 1981-12-07 | 1983-06-10 | Hitachi Ltd | 論理集積回路の入出力制御方式 |
TWI356873B (en) | 2005-06-23 | 2012-01-21 | Honda Motor Co Ltd | Engine air cleaner and device for mounting air cle |
-
1979
- 1979-01-29 JP JP54008977A patent/JPS6010664B2/ja not_active Expired
Also Published As
Publication number | Publication date |
---|---|
JPS55102061A (en) | 1980-08-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5974528A (en) | Microcomputer with embedded flash memory having on-chip programming capability and method of programming data into the embedded flash memory | |
US5418976A (en) | Processing system having a storage set with data designating operation state from operation states in instruction memory set with application specific block | |
JPH0328911A (ja) | マイクロプロセッサ | |
JP3816932B2 (ja) | 拡張可能な中央処理装置 | |
JPH03204737A (ja) | 信号処理プロセッサのデバッグ回路 | |
JPS6010664B2 (ja) | ワンチツプ・プロセツサ | |
JPH06161744A (ja) | パイプライン処理を用いたプロセッサ | |
JPH04305735A (ja) | マイクロプログラム制御回路 | |
JP2002535749A (ja) | 複数の命令ソースからの命令を実行するプロセッサおよび方法 | |
JPH08241296A (ja) | 半導体集積回路 | |
KR100465610B1 (ko) | 온-칩 프로그래밍 능력을 가지는 내장된 플래시 메모리를 구비한 마이크로컴퓨터 및 상기 내장된 플래시 메모리에 데이터를프로그램하는 방법 | |
JPS646489B2 (ja) | ||
JPS6167148A (ja) | マイクロコンピユ−タ | |
JPS6355090B2 (ja) | ||
JPS59161752A (ja) | デ−タ処理システムにおける中央処理装置 | |
JP2903601B2 (ja) | Rom内蔵マイクロコンピュータ | |
JPS61294548A (ja) | 機械命令実行装置 | |
JPH0778753B2 (ja) | マイクロコンピュータ | |
JPH0660669A (ja) | 半導体記憶装置 | |
JP3278843B2 (ja) | マイクロコンピュータ | |
JPS5839346A (ja) | 集積回路装置 | |
JPH09106359A (ja) | 半導体集積回路 | |
JPS58221444A (ja) | マイクロプログラム制御装置 | |
JPH0370055A (ja) | 半導体集積回路装置 | |
JPH0413293A (ja) | メモリ回路 |