JPS60103672A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS60103672A JPS60103672A JP21117783A JP21117783A JPS60103672A JP S60103672 A JPS60103672 A JP S60103672A JP 21117783 A JP21117783 A JP 21117783A JP 21117783 A JP21117783 A JP 21117783A JP S60103672 A JPS60103672 A JP S60103672A
- Authority
- JP
- Japan
- Prior art keywords
- region
- oxide film
- gate region
- gate
- field oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract 4
- 239000000758 substrate Substances 0.000 claims abstract description 9
- 230000005669 field effect Effects 0.000 claims description 2
- 230000005855 radiation Effects 0.000 abstract description 8
- 230000002093 peripheral effect Effects 0.000 abstract 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 238000009792 diffusion process Methods 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- 230000000694 effects Effects 0.000 description 3
- 239000002184 metal Substances 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 238000010894 electron beam technology Methods 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 230000005865 ionizing radiation Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0692—Surface layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Health & Medical Sciences (AREA)
- Electromagnetism (AREA)
- Toxicology (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（発明の技術分野）
本発明はＭＯ８型電界効果トランジスタ（以下ＭＯ８）
ランジスタという）を用いた集積回路。
ランジスタという）を用いた集積回路。
特に耐放射線性を要求される集積回路に適したトランジ
スタ構造に関する。
スタ構造に関する。
（従来技術）
近年、人工衛星等宇宙環境における集積回路の用途が拡
シ放射線に対する耐性の強い集積回路が要求されるよう
になった。宇宙環境においては地上環境と異シ電子線な
ど電離放射線上にされされるため、通常のＭＯＳ）ラン
ジスタは短時間のうちに特性変動をおこし、集積回路の
機能が消失する。ＭＯＳ）ランジスタの特性変動メカニ
ズムとしてシリコン酸化膜の帯電が知られてお＃）、最
近のシリコンゲートＭＯ８）ランジスタではトランジス
タを分離するためのフィールド部のシリコン酸化膜（以
下フィールド酸化膜という）が帯電し。
シ放射線に対する耐性の強い集積回路が要求されるよう
になった。宇宙環境においては地上環境と異シ電子線な
ど電離放射線上にされされるため、通常のＭＯＳ）ラン
ジスタは短時間のうちに特性変動をおこし、集積回路の
機能が消失する。ＭＯＳ）ランジスタの特性変動メカニ
ズムとしてシリコン酸化膜の帯電が知られてお＃）、最
近のシリコンゲートＭＯ８）ランジスタではトランジス
タを分離するためのフィールド部のシリコン酸化膜（以
下フィールド酸化膜という）が帯電し。
フィールド酸化膜下部の基板が反転するため分離効果が
なくなる点が特に重要な問題である。
なくなる点が特に重要な問題である。
（発明の目的）
本発明の目的は、このような基板反転の影脣をうけない
ＭＯＳ）ランジスタ構造を得ることである。また、この
ようなＭＯＳ）ランジスタを用いて耐放射線性が強化さ
れた信頼性の高く安価な集積回路を提供することにある
。
ＭＯＳ）ランジスタ構造を得ることである。また、この
ようなＭＯＳ）ランジスタを用いて耐放射線性が強化さ
れた信頼性の高く安価な集積回路を提供することにある
。
（発明の構成）
本発明によれば、ドレイン拡散領域がフィールド酸化膜
領域から離間きれ、ゲート領域によシ完全に包囲された
ＭＯＳ）ランジスタを含む集積回路を得る。
領域から離間きれ、ゲート領域によシ完全に包囲された
ＭＯＳ）ランジスタを含む集積回路を得る。
（実施例）
以下、図面を参照してよシ詳細に説明する。
第１図は従来のＮチャネルＭＱ８）ランジスタの平面図
で第２図は第１図のｘ−ｘ’に沿った断面図第３図は第
１図のＹ−Ｙ’に沿った断面図である。図において１は
フィールド酸化膜、２はゲート部のシリコン酸化膜、３
は多結晶シリコンゲート電極、４はＮ０型ソース拡散領
域、５はＮ１型ドレイン拡散領域、６はソース及びドレ
イン領域に接続された金属電極、７はＰ型シリコン基板
である。
で第２図は第１図のｘ−ｘ’に沿った断面図第３図は第
１図のＹ−Ｙ’に沿った断面図である。図において１は
フィールド酸化膜、２はゲート部のシリコン酸化膜、３
は多結晶シリコンゲート電極、４はＮ０型ソース拡散領
域、５はＮ１型ドレイン拡散領域、６はソース及びドレ
イン領域に接続された金属電極、７はＰ型シリコン基板
である。
このようなトランジスタが放射線にさらされ、フィール
ド酸化膜１が帯電し、フィールド酸化膜１の下部のシリ
コン基板７がＮ型に反転すると、たとえば第３図に示す
反転領域８が形成される。
ド酸化膜１が帯電し、フィールド酸化膜１の下部のシリ
コン基板７がＮ型に反転すると、たとえば第３図に示す
反転領域８が形成される。
このためたとえば第１図のＡ−Ａ’の如きリーク電流パ
スが生じ、トランジスタの電気的特性が著しくそこなわ
れる。
スが生じ、トランジスタの電気的特性が著しくそこなわ
れる。
第４図は、本発明による実施例を示すトランジスタの平
面図であシ、第５図はｘ−ｘ’に沿った断面図である。
面図であシ、第５図はｘ−ｘ’に沿った断面図である。
Ｎ１型トーレイン拡散領域１５はゲート領域１３によシ
完全に包囲され、フィールド酸化膜１１とは完全に離間
されており、フィールド酸化膜と接するのはゲート領域
１３の外周部にゲート領域１３を囲むように設置された
ソース領域１４である。したがって第１図のＡ、 −Ａ
’の如きリーク電流パスは発生せず放射線耐量が大巾
に向上する。一般にシリコン酸化膜の帯電効果は酸化膜
厚の２乗ないし３乗に比例することが知られており、ゲ
ート酸化膜１２の厚さが通例０．０５μｍであるのに対
しフィールド酸化膜１１が１μｍと卑いことから、上記
の如くフィールド酸化膜１１の影響をなくすことが極め
て布教である。
完全に包囲され、フィールド酸化膜１１とは完全に離間
されており、フィールド酸化膜と接するのはゲート領域
１３の外周部にゲート領域１３を囲むように設置された
ソース領域１４である。したがって第１図のＡ、 −Ａ
’の如きリーク電流パスは発生せず放射線耐量が大巾
に向上する。一般にシリコン酸化膜の帯電効果は酸化膜
厚の２乗ないし３乗に比例することが知られており、ゲ
ート酸化膜１２の厚さが通例０．０５μｍであるのに対
しフィールド酸化膜１１が１μｍと卑いことから、上記
の如くフィールド酸化膜１１の影響をなくすことが極め
て布教である。
以上説明したように、本発明によるトランジスタ構造を
用いれば、フィールド酸化膜の製造方法に特別の考慮を
払うことなく容易にＭＯＳ）ランジスタの耐放射線性を
強化することができ、したがって安価で信頼性の高い集
積回路を提供できる。
用いれば、フィールド酸化膜の製造方法に特別の考慮を
払うことなく容易にＭＯＳ）ランジスタの耐放射線性を
強化することができ、したがって安価で信頼性の高い集
積回路を提供できる。
なお、上記の説明においてはＰ型シリコン基板上に形成
されたＮチャネルトランジスタの例を用いたが、Ｐチャ
ネルトランジスタの場合及びＮ型シリコン基板上にＰウ
ェルを介して形成されたＮチャネルトランジスタの場合
も全く同様の効果がある。
されたＮチャネルトランジスタの例を用いたが、Ｐチャ
ネルトランジスタの場合及びＮ型シリコン基板上にＰウ
ェルを介して形成されたＮチャネルトランジスタの場合
も全く同様の効果がある。
第１図は従来のＭＯＳ）ランジスタの平面図。
第２図は第１図のｘ−ｘ’に沿った断面図、第３図は第
１図のＹ−Ｙ’に沿った断面図である。第４図は本発明
の一実施例に係るＭＯＳトランジスタの平面図、第５図
は第４図のｘ−ｘ’に沿った断面図である。 １．１１・・・・・・フィールド酸化膜、２．１２・・
・・・・ゲート酸化膜、３．１３・・・・・・多結晶シ
リコンゲート１１ｍ、４，１４・・・・・・Ｎ＋型ソー
ス拡散領域、５−１５・・・・・・Ｎ０型ドレイン拡散
領域、６，１６・・・・・・金属電極、７．１７・・・
・・・Ｐ型シリコン基板、８．１７・・・・・・Ｐ型シ
リコン基板、８．１８・・・・・・Ｎ型反転領域。 巣２ 図 毛３ 閉
１図のＹ−Ｙ’に沿った断面図である。第４図は本発明
の一実施例に係るＭＯＳトランジスタの平面図、第５図
は第４図のｘ−ｘ’に沿った断面図である。 １．１１・・・・・・フィールド酸化膜、２．１２・・
・・・・ゲート酸化膜、３．１３・・・・・・多結晶シ
リコンゲート１１ｍ、４，１４・・・・・・Ｎ＋型ソー
ス拡散領域、５−１５・・・・・・Ｎ０型ドレイン拡散
領域、６，１６・・・・・・金属電極、７．１７・・・
・・・Ｐ型シリコン基板、８．１７・・・・・・Ｐ型シ
リコン基板、８．１８・・・・・・Ｎ型反転領域。 巣２ 図 毛３ 閉
Claims (1)
- ＭＯ８型電界効果トランジスタのドレイン領域が半導体
基板表面においてゲート領域に包囲され、該ゲート領域
の外周部にソース領域を有するトランジスタ構造を含む
ことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21117783A JPS60103672A (ja) | 1983-11-10 | 1983-11-10 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21117783A JPS60103672A (ja) | 1983-11-10 | 1983-11-10 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60103672A true JPS60103672A (ja) | 1985-06-07 |
Family
ID=16601681
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21117783A Pending JPS60103672A (ja) | 1983-11-10 | 1983-11-10 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60103672A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62188275A (ja) * | 1986-02-13 | 1987-08-17 | Nec Corp | 電界効果トランジスタ |
| JP2009004682A (ja) * | 2007-06-25 | 2009-01-08 | Shimadzu Corp | 固体撮像素子 |
-
1983
- 1983-11-10 JP JP21117783A patent/JPS60103672A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62188275A (ja) * | 1986-02-13 | 1987-08-17 | Nec Corp | 電界効果トランジスタ |
| JP2009004682A (ja) * | 2007-06-25 | 2009-01-08 | Shimadzu Corp | 固体撮像素子 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5428242A (en) | Semiconductor devices with shielding for resistance elements | |
| US4660065A (en) | Hall effect device with surface potential shielding layer | |
| JPS60103672A (ja) | 半導体装置 | |
| JPS62104066A (ja) | 半導体保護装置 | |
| JPH05291574A (ja) | 半導体装置 | |
| US4849805A (en) | Radiation hardened integrated circuit and method of making the same | |
| JPS6081867A (ja) | Ｍｏｓ型電界効果トランジスタ | |
| JPS5526666A (en) | Insulated gate type semiconductor device | |
| JPS60144963A (ja) | Ｍｉｓ型半導体集積回路 | |
| JP2676769B2 (ja) | 半導体装置 | |
| JPH02105470A (ja) | 電界効果トランジスタ | |
| JPH01220467A (ja) | 半導体集積回路装置 | |
| KR970054087A (ko) | 반도체 소자의 웰 형성방법 | |
| JPS5617059A (en) | Semiconductor switching element | |
| JPS6098666A (ja) | 半導体記憶装置 | |
| JP2948256B2 (ja) | 半導体記憶装置の製造方法 | |
| JPH03101269A (ja) | 半導体集積回路 | |
| JPS625654A (ja) | 半導体集積回路装置及びその製造方法 | |
| JPS6045038A (ja) | 半導体装置 | |
| JPS61131476A (ja) | 半導体装置 | |
| JPS61283170A (ja) | Ｍｏｓ集積回路装置 | |
| JPS5756961A (en) | Complementary mos field effect semiconductor device | |
| JPH0358472A (ja) | Ｃｍｏｓ半導体装置 | |
| JPH01114078A (ja) | 半導体装置 | |
| US20010022380A1 (en) | Integrated MOS transistor with a high threshold voltage and low multiplication coefficient |