JPH01114078A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH01114078A JPH01114078A JP27222087A JP27222087A JPH01114078A JP H01114078 A JPH01114078 A JP H01114078A JP 27222087 A JP27222087 A JP 27222087A JP 27222087 A JP27222087 A JP 27222087A JP H01114078 A JPH01114078 A JP H01114078A
- Authority
- JP
- Japan
- Prior art keywords
- source
- type
- regions
- oxide film
- drain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 7
- 238000009792 diffusion process Methods 0.000 claims description 22
- 238000002955 isolation Methods 0.000 claims description 7
- 230000005669 field effect Effects 0.000 claims description 4
- 230000005855 radiation Effects 0.000 abstract description 8
- 239000000758 substrate Substances 0.000 abstract description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 6
- 229910052710 silicon Inorganic materials 0.000 abstract description 6
- 239000010703 silicon Substances 0.000 abstract description 6
- 238000000034 method Methods 0.000 abstract description 5
- 230000005865 ionizing radiation Effects 0.000 abstract description 2
- 239000012535 impurity Substances 0.000 abstract 5
- 230000015556 catabolic process Effects 0.000 abstract 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
Landscapes
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体装置に関し、特に半導体集積回路素子
の耐放射線性向上に関するものである。
の耐放射線性向上に関するものである。
近年、半導体集積回路は宇宙空間、原子炉周辺などで使
用される機会が増加している。このような環境下で用い
られる半導体集積回路は種々の放射線損傷を受は短時間
のうちに特性変動を起こし、集積回路の機能が消失する
。ＭＯＳ）ランジスタの特性変動としてシリコン酸化膜
の正電荷の蓄積が知られており、その度合はシリコン酸
化膜の厚さの２乗もしくは３乗に比例して増大する。
用される機会が増加している。このような環境下で用い
られる半導体集積回路は種々の放射線損傷を受は短時間
のうちに特性変動を起こし、集積回路の機能が消失する
。ＭＯＳ）ランジスタの特性変動としてシリコン酸化膜
の正電荷の蓄積が知られており、その度合はシリコン酸
化膜の厚さの２乗もしくは３乗に比例して増大する。
最近シリコンゲー）ＭＯＳ）ランジスタではトランジス
タ間の分離法として厚い酸化シリコン膜を素子分離用絶
縁膜として使用するＬＯＣＯ８法が主流であるが、しき
い値電圧の確保、配線容量の低減のため、そ°の厚さは
ゲート酸化膜の数十倍になる。従って、電離放射線上に
さらされるとＬＯＣＯ８部のシリコン酸化膜（以下フィ
ールド酸化膜と称す）が帯電し、フィールド酸化膜下部
の基板が反転し分離効果がなくなる。この時第１にトラ
ンジスタ間のリーク（リーク１と称す）、第２にトラン
ジスタのソース−ドレイン間リーク（リーク２と称す）
が問題となる。前記リーク１に関してはトランジスタ周
辺に高濃度拡散領域を形成し、フィールド酸化膜下あ反
転をしや段する方法が一般的である。しかしながら前記
リーク２に関してはソース−ドレインと接して高濃度拡
散領域が形成出来ないため十分な対策がとれない。
タ間の分離法として厚い酸化シリコン膜を素子分離用絶
縁膜として使用するＬＯＣＯ８法が主流であるが、しき
い値電圧の確保、配線容量の低減のため、そ°の厚さは
ゲート酸化膜の数十倍になる。従って、電離放射線上に
さらされるとＬＯＣＯ８部のシリコン酸化膜（以下フィ
ールド酸化膜と称す）が帯電し、フィールド酸化膜下部
の基板が反転し分離効果がなくなる。この時第１にトラ
ンジスタ間のリーク（リーク１と称す）、第２にトラン
ジスタのソース−ドレイン間リーク（リーク２と称す）
が問題となる。前記リーク１に関してはトランジスタ周
辺に高濃度拡散領域を形成し、フィールド酸化膜下あ反
転をしや段する方法が一般的である。しかしながら前記
リーク２に関してはソース−ドレインと接して高濃度拡
散領域が形成出来ないため十分な対策がとれない。
この点以下、図面を参照してより詳細に説明する。
第２図（ａ）は従来のＮチャネルＭＯＳ）ランジスタの
平面図で同図（ｂ）は同図（ａ）のＹ−Ｙ’に。
平面図で同図（ｂ）は同図（ａ）のＹ−Ｙ’に。
沿った断面図であり、又同図（ｃ）は同図（ａ）のＸｌ
−ＸＩ’に沿った断面図である。
−ＸＩ’に沿った断面図である。
第２図（ａ）〜（Ｃ）においてＮチャネルトランジスタ
はＮ＋＋ソース拡散領域４、Ｎ＋型トドレイン拡散領域
５多結晶シリコンゲート電極３より構成され、周囲はフ
ィールド酸化膜１により分離されている。
はＮ＋＋ソース拡散領域４、Ｎ＋型トドレイン拡散領域
５多結晶シリコンゲート電極３より構成され、周囲はフ
ィールド酸化膜１により分離されている。
このようなトランジスタが放射線にさらされると、前述
のようにフィールド酸化膜１中に正電荷が帯電し、フィ
ールド酸化膜１の下部のシリコン基板６がＮ型に反転す
る。この時、たとえば第２（ｂ）、（ｃ）のＮ＋＋反転
領域８が形成され、第２図（ａ）の矢印の如きリークパ
ス（前記リーク２）が生じ、トランジスタの電気的特性
が著しくそこなわれる。
のようにフィールド酸化膜１中に正電荷が帯電し、フィ
ールド酸化膜１の下部のシリコン基板６がＮ型に反転す
る。この時、たとえば第２（ｂ）、（ｃ）のＮ＋＋反転
領域８が形成され、第２図（ａ）の矢印の如きリークパ
ス（前記リーク２）が生じ、トランジスタの電気的特性
が著しくそこなわれる。
本発明の半導体装置は、ＭＯＳ型電解効果トランジスタ
のソース、ドレイン領域に接して、設けられたソース、
ドレイン領域と同導電型の低能度ソース、ドレイン領域
と、このＭＯＳ型電解効果トランジスタのソース、ドレ
イン領域の周囲に設けられた素子分離用絶縁膜と、低濃
度ソース、ドレイン領域に接して素子分離用絶縁膜下に
設けられたソース、ドレイン領域とは異なる導電型の高
濃度拡散領域とを有している。
のソース、ドレイン領域に接して、設けられたソース、
ドレイン領域と同導電型の低能度ソース、ドレイン領域
と、このＭＯＳ型電解効果トランジスタのソース、ドレ
イン領域の周囲に設けられた素子分離用絶縁膜と、低濃
度ソース、ドレイン領域に接して素子分離用絶縁膜下に
設けられたソース、ドレイン領域とは異なる導電型の高
濃度拡散領域とを有している。
次に、本発明について図面を参照して説明する。
第１図は（ａ）は、本発明による実施例を示すトランジ
スタの平面図である。同図（ｂ）は同図（ａ）のＹ−Ｙ
’に沿った断面図である。又、同図（Ｃ）、（ｄ）、（
ｅ）は各々同図（ａ）のＸｌ−Ｘ、’、Ｘｌ−Ｘ２’
、Ｘｌ Ｘｓ’に沿った断面図である。第１図（ａ）
において第２図（ａ）と異なって、Ｎ＋＋ソース拡散領
域４、及びＮ＋型トドレイン拡散領域５接して各々Ｎ−
型ソース拡散領域９Ｎ−型ドレイン拡散領域１０がセル
ファラインに形成され、かつＮ−型拡散領域９，１０に
接して高濃度Ｐ＋拡散領域７が形成される。
スタの平面図である。同図（ｂ）は同図（ａ）のＹ−Ｙ
’に沿った断面図である。又、同図（Ｃ）、（ｄ）、（
ｅ）は各々同図（ａ）のＸｌ−Ｘ、’、Ｘｌ−Ｘ２’
、Ｘｌ Ｘｓ’に沿った断面図である。第１図（ａ）
において第２図（ａ）と異なって、Ｎ＋＋ソース拡散領
域４、及びＮ＋型トドレイン拡散領域５接して各々Ｎ−
型ソース拡散領域９Ｎ−型ドレイン拡散領域１０がセル
ファラインに形成され、かつＮ−型拡散領域９，１０に
接して高濃度Ｐ＋拡散領域７が形成される。
本構造によれば、フィールド酸化膜１中に正電荷が蓄積
し、その下部のシリコン基板６がＮ型に反転しても、リ
ーク２のバスは高濃度Ｐ＋拡散領域７によってしゃ断さ
れ、トランジスタ特性はそこなわれることはない。特に
、Ｎ−型拡散領域９゜１０に接してＰ＋拡散領域７を形
成しているため、耐圧を高く保った状態でＰ＋拡散領域
７の濃度を十分高くし得るため、たとえばトータルな線
量が多い場合においても、リーク２の防止に対して本構
造は有効となる。
し、その下部のシリコン基板６がＮ型に反転しても、リ
ーク２のバスは高濃度Ｐ＋拡散領域７によってしゃ断さ
れ、トランジスタ特性はそこなわれることはない。特に
、Ｎ−型拡散領域９゜１０に接してＰ＋拡散領域７を形
成しているため、耐圧を高く保った状態でＰ＋拡散領域
７の濃度を十分高くし得るため、たとえばトータルな線
量が多い場合においても、リーク２の防止に対して本構
造は有効となる。
第２図（「）は本発明の他の実施例の平面図である。本
図はＮ型基板中にＰウェルを介して形成されたＮチャネ
ルトランジスタの場合である。この場合も全く同様の効
果がある。
図はＮ型基板中にＰウェルを介して形成されたＮチャネ
ルトランジスタの場合である。この場合も全く同様の効
果がある。
以上説明したように、本発明によれば第２図のり−クパ
ス２は発生せず放射線耐量が大巾に向上する。ここで重
要な点はセルファラインに形成されたＮ−型拡散領域９
，１０が介在することである。たとえば、Ｎ＋＋拡散領
域４，５が直接高濃度Ｐ＋拡散領域７と接すると耐圧が
下がり回路の動作に支障をきたす。逆に耐圧を確保する
ために高濃度Ｐ＋拡散領域７の濃度を下げると放射線耐
量が低下してしまう。Ｎ−型拡散領域の存在によりこう
したトレードオフが解消される。
ス２は発生せず放射線耐量が大巾に向上する。ここで重
要な点はセルファラインに形成されたＮ−型拡散領域９
，１０が介在することである。たとえば、Ｎ＋＋拡散領
域４，５が直接高濃度Ｐ＋拡散領域７と接すると耐圧が
下がり回路の動作に支障をきたす。逆に耐圧を確保する
ために高濃度Ｐ＋拡散領域７の濃度を下げると放射線耐
量が低下してしまう。Ｎ−型拡散領域の存在によりこう
したトレードオフが解消される。
このように、本発明によるトランジスタ構造を用いれば
、フィールド酸化膜の形成方法に何ら特別の考慮を払う
ことなくＭＯＳ）ランジスタの耐放射線性を強化するこ
とができ、信頼性の高い集積回路を提供できる。
、フィールド酸化膜の形成方法に何ら特別の考慮を払う
ことなくＭＯＳ）ランジスタの耐放射線性を強化するこ
とができ、信頼性の高い集積回路を提供できる。
第１図（ａ）は本発明の一実施例のＭＯＳ）ランジスタ
の平面図、第１図（ｂ）は第１図（ａ）のＹ−Ｙ′に沿
った断面図、第１図（ｃ）は第１図（ａ）のＸＩ Ｘｒ
’に沿った断面図、第１図（ｄ）は第１図（ａ）のＸ２
Ｘ２’に沿った断面図、第１図（ｅ）は第１図（ａ
）のＸ３ Ｘｓ’に沿った断面図、第１図（ｆ）は本発
明の他の実施例の平面図、第２図（ａ）は従来のＭＯＳ
）ランジスタの平面図、２図（ｂ）は第２図（ａ）のＹ
−Ｙ’に沿った断面図、第２図（ｃ）は第２図（ａ′）
のＸｒ Ｘｒ’に沿った断面図である。 ｌ・・・・・・フィールド酸化膜、２・・・・・・ゲー
ト酸化膜、３・・・・・・多結晶シリコンゲート電極、
４・・団・Ｎ＋型ソース拡散領域、５・・・・・・Ｎ＋
型ドレイン拡散領域、６・・・・・・Ｐ型シリコン基板
、７・・・・・・高諜度Ｐ＋型拡散領域、８・・・・・
・Ｎ＋型反転領域、９・・・・・・Ｎ−型ソース拡散領
域、１０・・・・・・Ｎ−型ドレイン、１１・・・・・
・Ｎ型シリコン基板、１２・・・・・・Ｐウェル。 代理人 弁理士 内 原 音 ′ｙｆ５＋図 く詣 〉 １士 箭２図
の平面図、第１図（ｂ）は第１図（ａ）のＹ−Ｙ′に沿
った断面図、第１図（ｃ）は第１図（ａ）のＸＩ Ｘｒ
’に沿った断面図、第１図（ｄ）は第１図（ａ）のＸ２
Ｘ２’に沿った断面図、第１図（ｅ）は第１図（ａ
）のＸ３ Ｘｓ’に沿った断面図、第１図（ｆ）は本発
明の他の実施例の平面図、第２図（ａ）は従来のＭＯＳ
）ランジスタの平面図、２図（ｂ）は第２図（ａ）のＹ
−Ｙ’に沿った断面図、第２図（ｃ）は第２図（ａ′）
のＸｒ Ｘｒ’に沿った断面図である。 ｌ・・・・・・フィールド酸化膜、２・・・・・・ゲー
ト酸化膜、３・・・・・・多結晶シリコンゲート電極、
４・・団・Ｎ＋型ソース拡散領域、５・・・・・・Ｎ＋
型ドレイン拡散領域、６・・・・・・Ｐ型シリコン基板
、７・・・・・・高諜度Ｐ＋型拡散領域、８・・・・・
・Ｎ＋型反転領域、９・・・・・・Ｎ−型ソース拡散領
域、１０・・・・・・Ｎ−型ドレイン、１１・・・・・
・Ｎ型シリコン基板、１２・・・・・・Ｐウェル。 代理人 弁理士 内 原 音 ′ｙｆ５＋図 く詣 〉 １士 箭２図
Claims (1)
- ＭＯＳ型電解効果トランジスタのソース、ドレイン領
域に接して設けられた前記ソース、ドレイン領域と同導
電型の低濃度ソース、ドレイン領域と、前記ＭＯＳ型電
解効果トランジスタの前記ソース、ドレイン領域の周囲
に設けられた素子分離用絶縁膜と、前記低濃度ソース、
ドレイン領域に接して前記素子分離用絶縁膜下に設けら
れた前記ソース、ドレイン領域とは異なる導電型の高濃
度拡散領域とを有することを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27222087A JPH01114078A (ja) | 1987-10-27 | 1987-10-27 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27222087A JPH01114078A (ja) | 1987-10-27 | 1987-10-27 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01114078A true JPH01114078A (ja) | 1989-05-02 |
Family
ID=17510785
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27222087A Pending JPH01114078A (ja) | 1987-10-27 | 1987-10-27 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01114078A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03181136A (ja) * | 1989-12-11 | 1991-08-07 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
-
1987
- 1987-10-27 JP JP27222087A patent/JPH01114078A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03181136A (ja) * | 1989-12-11 | 1991-08-07 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8685812B2 (en) | Logic switch and circuits utilizing the switch | |
| US3469155A (en) | Punch-through means integrated with mos type devices for protection against insulation layer breakdown | |
| US6656803B2 (en) | Radiation hardened semiconductor memory | |
| JP2800702B2 (ja) | 半導体装置 | |
| US6504211B1 (en) | Circuit for device isolation | |
| JPH01258470A (ja) | 半導体装置 | |
| JPS61198676A (ja) | 半導体集積回路装置 | |
| JPS63244874A (ja) | 入力保護回路 | |
| JPH01114078A (ja) | 半導体装置 | |
| JPS63204655A (ja) | Ｍｉｓトランジスタ | |
| JP2684712B2 (ja) | 電界効果トランジスタ | |
| JPH02304949A (ja) | 半導体装置 | |
| GB2374200A (en) | Radiation tolerant MOS layout | |
| JP2676769B2 (ja) | 半導体装置 | |
| JPS6235557A (ja) | 半導体装置 | |
| JPS625654A (ja) | 半導体集積回路装置及びその製造方法 | |
| KR940005896B1 (ko) | 디램셀의 구조 | |
| KR900002887B1 (ko) | 반도체 기억장치 | |
| JPS6231155A (ja) | 半導体装置 | |
| JPS627152A (ja) | 半導体メモリ | |
| JP3030183B2 (ja) | 半導体装置及びその製造方法 | |
| JPS634668A (ja) | Ｍｏｓ型半導体装置 | |
| EP0115035A2 (en) | Semiconductor structure tolerant to ionizing radiation | |
| JPS61140166A (ja) | 半導体装置 | |
| JPS62230042A (ja) | 半導体集積回路装置 |