JPH02105470A - 電界効果トランジスタ - Google Patents
電界効果トランジスタInfo
- Publication number
- JPH02105470A JPH02105470A JP25870488A JP25870488A JPH02105470A JP H02105470 A JPH02105470 A JP H02105470A JP 25870488 A JP25870488 A JP 25870488A JP 25870488 A JP25870488 A JP 25870488A JP H02105470 A JPH02105470 A JP H02105470A
- Authority
- JP
- Japan
- Prior art keywords
- drain region
- source
- type
- gate electrode
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005669 field effect Effects 0.000 title claims abstract description 17
- 238000009792 diffusion process Methods 0.000 claims abstract description 18
- 239000000758 substrate Substances 0.000 claims abstract description 14
- 239000004065 semiconductor Substances 0.000 claims abstract description 7
- 230000005855 radiation Effects 0.000 abstract description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 8
- 229910052710 silicon Inorganic materials 0.000 abstract description 8
- 239000010703 silicon Substances 0.000 abstract description 8
- 238000000034 method Methods 0.000 abstract description 3
- 230000006866 deterioration Effects 0.000 abstract 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 230000005865 ionizing radiation Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は電界効果トランジスタに関する。
近年、集積回路は宇宙空間および原子炉の周辺などで使
用される機会が増加しており、放射線に対する耐性の強
い構造のものが要求されるようになった。
用される機会が増加しており、放射線に対する耐性の強
い構造のものが要求されるようになった。
このような環境下で用いられる集積回路は種々の放射線
損傷を受け、短時間のうちに特性変動を起こし、集積回
路の機能が著しく低下するがもしくは最悪の場合にはそ
の機能が完全に消失することになる。
損傷を受け、短時間のうちに特性変動を起こし、集積回
路の機能が著しく低下するがもしくは最悪の場合にはそ
の機能が完全に消失することになる。
電界効果トランジスタの特性変動の要因としてシリコン
酸化膜の正電荷の蓄積があり、その電荷量はシリコン酸
化膜の厚さの２乗あるいは３乗に比例して増大す°るこ
とか知られている。
酸化膜の正電荷の蓄積があり、その電荷量はシリコン酸
化膜の厚さの２乗あるいは３乗に比例して増大す°るこ
とか知られている。
−ａにシリコンゲート電界効果トランジスタにおいて、
各トランジスタ間の分離法としてフィールド酸化膜を設
ける方法が主流であるが、しきい値電圧の確保や配線容
量の低減のため、その厚さをゲート酸化膜の数十倍に設
計している。
各トランジスタ間の分離法としてフィールド酸化膜を設
ける方法が主流であるが、しきい値電圧の確保や配線容
量の低減のため、その厚さをゲート酸化膜の数十倍に設
計している。
第２図（ａ）〜（ｃ）は従来の電界効果トランジスタの
一例の平面図、Ａ−Ａ′線断面図及びＢ−Ｂ’線断面図
である。
一例の平面図、Ａ−Ａ′線断面図及びＢ−Ｂ’線断面図
である。
電界効果トランジスタは、ｐ型シリコン基板６の表面の
フィールド酸化膜１に囲まれて形成されたゲート酸化Ｍ
２の表面の多結晶シリコンゲート電極３と、ゲート電極
３を挟んで両側のゲート酸化膜２の下に拡散により形成
されたｎ＋＋ソースドレイン領域５とを有して構成され
ている。
フィールド酸化膜１に囲まれて形成されたゲート酸化Ｍ
２の表面の多結晶シリコンゲート電極３と、ゲート電極
３を挟んで両側のゲート酸化膜２の下に拡散により形成
されたｎ＋＋ソースドレイン領域５とを有して構成され
ている。
第２図に示すように、電界効果トランジスタが電離放射
線にさらされるとフィールド酸化膜１が帯電し、その下
のｐ型シリコン基板６の表面下が反転しｎ＋型型板転領
域８形成するのでトランジスタ間の分離効果がなくなる
。
線にさらされるとフィールド酸化膜１が帯電し、その下
のｐ型シリコン基板６の表面下が反転しｎ＋型型板転領
域８形成するのでトランジスタ間の分離効果がなくなる
。
それは第１の各トランジスタ間のリーク電流１１、第２
にトランジスタ内のソースとドレイン間に生ずるリーク
電流１２による。
にトランジスタ内のソースとドレイン間に生ずるリーク
電流１２による。
リーク電流１１に関しては、トランジスタ周辺に高濃度
拡散分離領域を形成すればフィールド酸化膜１下の反転
を抑制できる。
拡散分離領域を形成すればフィールド酸化膜１下の反転
を抑制できる。
上述した従来の電界効果トランジスタは、放射線にさら
されると、フィールド酸化膜の内部に正電荷が帯電し、
フィールド酸化膜の下部のｐ型シリコン基板上層がｎ型
に反転して反転領域が形成され、ソース・ドレイン間を
電気的に接続するリーク電流が流れるので、トランジス
タの電気的特性が著しく損われるという欠点があった。
されると、フィールド酸化膜の内部に正電荷が帯電し、
フィールド酸化膜の下部のｐ型シリコン基板上層がｎ型
に反転して反転領域が形成され、ソース・ドレイン間を
電気的に接続するリーク電流が流れるので、トランジス
タの電気的特性が著しく損われるという欠点があった。
本発明の目的は、耐放射線性が強化された電界効果トラ
ンジスタを提供することにある。
ンジスタを提供することにある。
本発明の電界効果トランジスタは、−導電型の半導体基
板の一主面上に形成されたフィールド絶縁膜に囲まれて
形成されたゲート絶縁膜の表面のゲート電極と、該ゲー
ト電極を挟んで前記半導体基板上層部に逆導電型のソー
ス・ドレンイン領域を有する電界効果トランジスタにお
いて、前記ソース・ドレイン領域に隣接する前記ゲート
電極の下層を除く全外周部に逆導電型の低濃度ソース・
ドレイン領域と、該低濃度ソース・ドレイン領域に隣接
して外周を囲み前記ゲート電極の下層を除く前記ゲート
絶縁膜の下の前記半導体基板に一導電型の高濃度拡散領
域とを設けて構成されている。
板の一主面上に形成されたフィールド絶縁膜に囲まれて
形成されたゲート絶縁膜の表面のゲート電極と、該ゲー
ト電極を挟んで前記半導体基板上層部に逆導電型のソー
ス・ドレンイン領域を有する電界効果トランジスタにお
いて、前記ソース・ドレイン領域に隣接する前記ゲート
電極の下層を除く全外周部に逆導電型の低濃度ソース・
ドレイン領域と、該低濃度ソース・ドレイン領域に隣接
して外周を囲み前記ゲート電極の下層を除く前記ゲート
絶縁膜の下の前記半導体基板に一導電型の高濃度拡散領
域とを設けて構成されている。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図（ａ）〜（ｅ）は本発明の一実施例の平面図、Ａ
−Ａ’線断面図、Ｂ−Ｂ’線断面図、ｃ−ｃ’線断面図
及びＤ−Ｄ’線断面図である。
−Ａ’線断面図、Ｂ−Ｂ’線断面図、ｃ−ｃ’線断面図
及びＤ−Ｄ’線断面図である。
電界効果トランジスタは、ｎ＋＋ソース・ドレイン領域
４の外周に隣接するｐ型シリコン基板６の上層にｎ−型
ソース・ドレイン領域９を設け、さらにその外周にｐ＋
＋拡散領域７を設けたことが第２図のｎ＋＋ソース・ド
レイン領域５と異る意思外は、従来の電界効果トランジ
スタと同様である。
４の外周に隣接するｐ型シリコン基板６の上層にｎ−型
ソース・ドレイン領域９を設け、さらにその外周にｐ＋
＋拡散領域７を設けたことが第２図のｎ＋＋ソース・ド
レイン領域５と異る意思外は、従来の電界効果トランジ
スタと同様である。
すなわち、拡散によってｎ−型ソース・ドレイン領域９
は、ｎ＋＋ソース・ドレイン領域４に隣接してゲート電
極３の下を除く全周辺部にセルファライン方式で形成さ
れ、さらにその外周に隣接してｐ＋＋拡散領域７が形成
されている。
は、ｎ＋＋ソース・ドレイン領域４に隣接してゲート電
極３の下を除く全周辺部にセルファライン方式で形成さ
れ、さらにその外周に隣接してｐ＋＋拡散領域７が形成
されている。
ここで、放射線によってフィールド酸化膜１の内部に正
電荷が蓄積し、フィールド酸化膜１の下部のｐ型シリコ
ン基板６にｎ＋型型板転領域８形成されてもリーク電流
１２の通路はｐ＋＋拡散領域７により完全に遮断され、
トランジスタ特性が損われることはない。
電荷が蓄積し、フィールド酸化膜１の下部のｐ型シリコ
ン基板６にｎ＋型型板転領域８形成されてもリーク電流
１２の通路はｐ＋＋拡散領域７により完全に遮断され、
トランジスタ特性が損われることはない。
また、強力な放射線にさらされた場合には、トランジス
タ間のリーク電流１１の経路も生じる可能性も考えられ
るが、ｎ−型ソース・ドレイン領域９の全外周部を十分
な高濃度のｐ＋＋拡散領域７で取り囲むことにより経路
を遮断できる。
タ間のリーク電流１１の経路も生じる可能性も考えられ
るが、ｎ−型ソース・ドレイン領域９の全外周部を十分
な高濃度のｐ＋＋拡散領域７で取り囲むことにより経路
を遮断できる。
ここで重要な点はセルファライン方式で拡散形成された
ｎ−型ソース・ドレイン領域９がｎ＋＋ソース・ドレイ
ン領域４とｐ＋＋拡散領域７との間に介在することであ
る。
ｎ−型ソース・ドレイン領域９がｎ＋＋ソース・ドレイ
ン領域４とｐ＋＋拡散領域７との間に介在することであ
る。
たとえば、ｎ＋＋ソース・ドレイン領域４が直接ｐ＋＋
拡散領域７に接すると耐圧が下がり、回路動作に悪影響
を及ぼす。
拡散領域７に接すると耐圧が下がり、回路動作に悪影響
を及ぼす。
逆に耐圧を確保するためにｐ＋型拡散領域７の濃度を下
げると放射線耐量が低下してしまう。
げると放射線耐量が低下してしまう。
前記ｎ−型ソース・ドレイン領域９の存在により、こう
したトレードオフが解消される。
したトレードオフが解消される。
以上説明したように本発明は、放射線照射で生ずるソー
ス・ドレイン及びトランジスタ間のリーク電流の経路を
遮断するので、放射線耐量が大幅に向上した信中頁性の
高い電界効果トランジスタか得られる効果がある。
ス・ドレイン及びトランジスタ間のリーク電流の経路を
遮断するので、放射線耐量が大幅に向上した信中頁性の
高い電界効果トランジスタか得られる効果がある。
３：・・多結晶シリコンゲート電極、４・・・ｎ＋型ソ
ース・ドレイン領域、６・・・ｐ型シリコン基板、７・
・・ｐ＋型拡散領域、９・・・ｎ−型ソース・ドレイン
領域。
ース・ドレイン領域、６・・・ｐ型シリコン基板、７・
・・ｐ＋型拡散領域、９・・・ｎ−型ソース・ドレイン
領域。
Claims (1)
- 一導電型の半導体基板の一主面上に形成されたフィール
ド絶縁膜に囲まれて形成されたゲート絶縁膜の表面のゲ
ート電極と、該ゲート電極を挟んで前記半導体基板上層
部に逆導電型のソース・ドレンイン領域を有する電界効
果トランジスタにおいて、前記ソース・ドレイン領域に
隣接する前記ゲート電極の下層を除く全外周部に逆導電
型の低濃度ソース・ドレイン領域と、該低濃度ソース・
ドレイン領域に隣接して外周を囲み前記ゲート電極の下
層を除く前記ゲート絶縁膜の下の前記半導体基板に一導
電型の高濃度拡散領域とを設けることを特徴とする電界
効果トランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25870488A JP2684712B2 (ja) | 1988-10-13 | 1988-10-13 | 電界効果トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25870488A JP2684712B2 (ja) | 1988-10-13 | 1988-10-13 | 電界効果トランジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02105470A true JPH02105470A (ja) | 1990-04-18 |
| JP2684712B2 JP2684712B2 (ja) | 1997-12-03 |
Family
ID=17323942
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25870488A Expired - Lifetime JP2684712B2 (ja) | 1988-10-13 | 1988-10-13 | 電界効果トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2684712B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6440500B1 (en) | 1999-07-28 | 2002-08-27 | Armstrong World Industries, Inc. | Method for manufacturing a surface covering product having a controlled gloss surface coated wearlayer |
| US6572932B2 (en) | 1999-07-28 | 2003-06-03 | Awi Licensing Company | Process for providing a gloss controlled, abrasion resistant coating on surface covering products |
-
1988
- 1988-10-13 JP JP25870488A patent/JP2684712B2/ja not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6440500B1 (en) | 1999-07-28 | 2002-08-27 | Armstrong World Industries, Inc. | Method for manufacturing a surface covering product having a controlled gloss surface coated wearlayer |
| US6569500B1 (en) | 1999-07-28 | 2003-05-27 | Awi Licensing Company | Method for controlling gloss level |
| US6572932B2 (en) | 1999-07-28 | 2003-06-03 | Awi Licensing Company | Process for providing a gloss controlled, abrasion resistant coating on surface covering products |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2684712B2 (ja) | 1997-12-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0304811B1 (en) | Mos transistor | |
| US6570234B1 (en) | Radiation resistant integrated circuit design | |
| GB1561903A (en) | Fild effect transistors | |
| US4908682A (en) | Power MOSFET having a current sensing element of high accuracy | |
| JPH05129429A (ja) | 半導体装置およびその製造方法 | |
| US5428242A (en) | Semiconductor devices with shielding for resistance elements | |
| EP0814508A1 (en) | Semiconductor device having element with high breakdown voltage | |
| KR860000159B1 (ko) | 반도체 메모리 | |
| US5192993A (en) | Semiconductor device having improved element isolation area | |
| JP2864576B2 (ja) | 半導体装置 | |
| US6399989B1 (en) | Radiation hardened silicon-on-insulator (SOI) transistor having a body contact | |
| JPH02105470A (ja) | 電界効果トランジスタ | |
| KR900002886B1 (ko) | 반도체 기억장치 | |
| US3611071A (en) | Inversion prevention system for semiconductor devices | |
| GB2045526A (en) | Integrated circuit capacitors | |
| JPS627153A (ja) | 半導体メモリ | |
| US6716728B2 (en) | Radiation hardened silicon-on-insulator (SOI) transistor having a body contact | |
| JP2550702B2 (ja) | 電力用半導体素子 | |
| JP2676769B2 (ja) | 半導体装置 | |
| JPS5837969A (ja) | 保護回路素子 | |
| EP0115035B1 (en) | Semiconductor structure tolerant to ionizing radiation | |
| JPH0817206B2 (ja) | 半導体装置 | |
| WO1990005995A1 (en) | Semiconductor device | |
| JPS60144963A (ja) | Ｍｉｓ型半導体集積回路 | |
| JPH01114078A (ja) | 半導体装置 |