JPS6010335B2 - メモリ制御方式 - Google Patents
メモリ制御方式Info
- Publication number
- JPS6010335B2 JPS6010335B2 JP9637180A JP9637180A JPS6010335B2 JP S6010335 B2 JPS6010335 B2 JP S6010335B2 JP 9637180 A JP9637180 A JP 9637180A JP 9637180 A JP9637180 A JP 9637180A JP S6010335 B2 JPS6010335 B2 JP S6010335B2
- Authority
- JP
- Japan
- Prior art keywords
- bank
- memory
- main
- sub
- register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
Description
【発明の詳細な説明】
本発明はバンクスイッチング方式のメモリ制御方式に関
するものである。
するものである。
データ処理装置に用いられる主記憶装置の制御方式とし
てバンクスイッチング方式が広く採用されている。
てバンクスイッチング方式が広く採用されている。
この方式は、メモリを1個の共通バンクと複数個のバン
ク群とで構成せしめたものであり、これを図によって説
明する。第1図は従釆のバンクスイッチング方式を説明
するブロック図であり、へ,A,,ん,Anはバンクメ
モリ、Dは共通バンクメモリ、Lはアクセス範囲、Mは
主記憶、Rはバンクレジスタ、ろ,a・,a2,anは
バンクアドレスである。主記憶は第1図に示すように共
通バンクメモリDとバンクメモリふとで礎成され通常「
アクセスできる範囲はL(共通バンクメモリD及びバン
クメモリAo)である。このアクセス範囲Lを越えて、
メモリ空間を拡張するときには、従釆方式ではバンクメ
モリA,〜Amを設け、バンクレジスタRによりバンク
アドレス(a,〜an)を指定し、共通バンクメモリ○
と各バンクメモリA,〜Anとを組合わせて用いていた
。主記憶Mの容量が6巡Bの場合例えば、共通バンクメ
モリ、バンクメモリ共各3狐Bずつ割当てて用いるが、
バンクメモリ(A,〜An)の各容量は必ずしも3波B
を必要としない場合でも、従来方式では3狐Bを割当て
)用いることになる。従ってこの1個のバンクメモリを
さらに細分化して、主バンクメモリとサプバンクメモリ
とで構成せしめれば、共通バンクメモリの組合せ数が増
加するため、メモリ用途に応じ、メモリ容量を使い分け
できるので、メモリの利用の多用性が増し、メモリ領域
を有効に利用することができる。本発明は上記の点に着
目したものであり、バンクスイッチング方式によるメモ
リ制御におけるメモリ利用の多用性を増すメモリ制御方
式の提供を目的としている。
ク群とで構成せしめたものであり、これを図によって説
明する。第1図は従釆のバンクスイッチング方式を説明
するブロック図であり、へ,A,,ん,Anはバンクメ
モリ、Dは共通バンクメモリ、Lはアクセス範囲、Mは
主記憶、Rはバンクレジスタ、ろ,a・,a2,anは
バンクアドレスである。主記憶は第1図に示すように共
通バンクメモリDとバンクメモリふとで礎成され通常「
アクセスできる範囲はL(共通バンクメモリD及びバン
クメモリAo)である。このアクセス範囲Lを越えて、
メモリ空間を拡張するときには、従釆方式ではバンクメ
モリA,〜Amを設け、バンクレジスタRによりバンク
アドレス(a,〜an)を指定し、共通バンクメモリ○
と各バンクメモリA,〜Anとを組合わせて用いていた
。主記憶Mの容量が6巡Bの場合例えば、共通バンクメ
モリ、バンクメモリ共各3狐Bずつ割当てて用いるが、
バンクメモリ(A,〜An)の各容量は必ずしも3波B
を必要としない場合でも、従来方式では3狐Bを割当て
)用いることになる。従ってこの1個のバンクメモリを
さらに細分化して、主バンクメモリとサプバンクメモリ
とで構成せしめれば、共通バンクメモリの組合せ数が増
加するため、メモリ用途に応じ、メモリ容量を使い分け
できるので、メモリの利用の多用性が増し、メモリ領域
を有効に利用することができる。本発明は上記の点に着
目したものであり、バンクスイッチング方式によるメモ
リ制御におけるメモリ利用の多用性を増すメモリ制御方
式の提供を目的としている。
本発明は1個の共通バンクメモリと1個のバンクメモリ
とで構成される主記憶と、複数のバンクメモリと、前記
バンクメモリのアドレスを指定するバンクレジスタとを
有するバンクスイッチング方式のメモリ制御方式におい
て、前記主記憶のバンクメモリと複数のバンクメモリと
の各々を主バンクメモリとサプバンクメモリとに分割し
て設けまた前記主バンクメモリ群とアドレスを指定する
主バンクレジスタと、前記サブバンクメモリ群のアドレ
スを指定するサプバンクレジスタとを備え、前記主バン
クレジス夕により、所要の主バンクメモリを指定して前
記主記憶の共通バンクメモリと粗合せて用い、前記サブ
バンクレジスタにより、所要のサブバンクメモリを指定
して前記主記憶の共通バンクと組合わせて用いることを
特徴とするメモリ制御方式である。
とで構成される主記憶と、複数のバンクメモリと、前記
バンクメモリのアドレスを指定するバンクレジスタとを
有するバンクスイッチング方式のメモリ制御方式におい
て、前記主記憶のバンクメモリと複数のバンクメモリと
の各々を主バンクメモリとサプバンクメモリとに分割し
て設けまた前記主バンクメモリ群とアドレスを指定する
主バンクレジスタと、前記サブバンクメモリ群のアドレ
スを指定するサプバンクレジスタとを備え、前記主バン
クレジス夕により、所要の主バンクメモリを指定して前
記主記憶の共通バンクメモリと粗合せて用い、前記サブ
バンクレジスタにより、所要のサブバンクメモリを指定
して前記主記憶の共通バンクと組合わせて用いることを
特徴とするメモリ制御方式である。
なお本発明は、前記バンクメモリを、1個以上の主バン
クメモリと1個以上のサブバンクメモリに分割して構成
せしめるものである。以下、本発明を図によって説明す
る。
クメモリと1個以上のサブバンクメモリに分割して構成
せしめるものである。以下、本発明を図によって説明す
る。
第2図は本発明の一実施例を説明するブロック図であり
、&,B,B2,Bnは主バンクメモリ〜 Co,C,
,C2,Cnはサブバンクメモリ、Dは共通バンクメモ
リ、Mは主記憶、RBは主バンクレジスタ、Rcはサブ
バンクレジスタ、広,b,Q,bnは主バンクメモリの
アドレス、co,c,,c2,cnはサブバンクメモリ
のアドレスである。第2図はバンクメモリを、n個の主
バンクとn個のサブバンクメモリとで構成せしめた例で
ある。第2図において、主バンクレジスタRBに主バン
クメモリBo〜〜Bnにセットされたアドレスbo〜b
nにより各主バンクメモリが指定される。例えば主バン
クレジスタRBに、主バンクメモリのアドレスb,がセ
ットされると、主バンクメモリBが指定され、この主バ
ンクメモリBと共通バンクメモリとが組合せて用いられ
る。同様に、サブバンクレジスタRcにセットされたア
ドレスCI〜cnにより各サプバンクメモリCo〜Cn
が指定され、指定されたサブバンクメモリと共通バンク
メモリDとが組合わせて用いられるものである。主バン
クメモリBo〜Bnに比しサブバンクメモリC,〜Cn
の容量を4・さく設定することにより、共通バンクメモ
リDとサブバンクメモリC,との組合せの容量で間に合
う場合には、主バンクメモリBの容量を他に用いること
ができる利点を生ずる。以上のように本発明によるメモ
リ制御方式は、バンクメモリの種類(容量の異なる)と
数が増えるので、共通バンクメモリとの組合せの多様性
が増す許りでなく、メモリ容量を有効に利用できる利点
を有するものである。
、&,B,B2,Bnは主バンクメモリ〜 Co,C,
,C2,Cnはサブバンクメモリ、Dは共通バンクメモ
リ、Mは主記憶、RBは主バンクレジスタ、Rcはサブ
バンクレジスタ、広,b,Q,bnは主バンクメモリの
アドレス、co,c,,c2,cnはサブバンクメモリ
のアドレスである。第2図はバンクメモリを、n個の主
バンクとn個のサブバンクメモリとで構成せしめた例で
ある。第2図において、主バンクレジスタRBに主バン
クメモリBo〜〜Bnにセットされたアドレスbo〜b
nにより各主バンクメモリが指定される。例えば主バン
クレジスタRBに、主バンクメモリのアドレスb,がセ
ットされると、主バンクメモリBが指定され、この主バ
ンクメモリBと共通バンクメモリとが組合せて用いられ
る。同様に、サブバンクレジスタRcにセットされたア
ドレスCI〜cnにより各サプバンクメモリCo〜Cn
が指定され、指定されたサブバンクメモリと共通バンク
メモリDとが組合わせて用いられるものである。主バン
クメモリBo〜Bnに比しサブバンクメモリC,〜Cn
の容量を4・さく設定することにより、共通バンクメモ
リDとサブバンクメモリC,との組合せの容量で間に合
う場合には、主バンクメモリBの容量を他に用いること
ができる利点を生ずる。以上のように本発明によるメモ
リ制御方式は、バンクメモリの種類(容量の異なる)と
数が増えるので、共通バンクメモリとの組合せの多様性
が増す許りでなく、メモリ容量を有効に利用できる利点
を有するものである。
第1図は従来方式を説明するブロック図、第2図は本発
明の一実施例を説明するブロック図であり、図中に用い
た符号は次の通りである。 Ao,A,,ん,Anはバンクメモリ、Bo,B,,珍
,Bnは主バンクメモリ、Co,C,,C2,Cnはサ
フバンクメモリ「Dは共通バンクメモリ、Lはアクセス
範囲、Mは主記憶、Rはバンクレジスタ、R8は主バン
クレジスタ、R。 はサブバンクレジスタ、b。,b,,b2,bnは主バ
ンクメモリのアドレス、Co,CI,C2,cnはサブ
バンクメモリのアドレスを示す。第1図 菜2図
明の一実施例を説明するブロック図であり、図中に用い
た符号は次の通りである。 Ao,A,,ん,Anはバンクメモリ、Bo,B,,珍
,Bnは主バンクメモリ、Co,C,,C2,Cnはサ
フバンクメモリ「Dは共通バンクメモリ、Lはアクセス
範囲、Mは主記憶、Rはバンクレジスタ、R8は主バン
クレジスタ、R。 はサブバンクレジスタ、b。,b,,b2,bnは主バ
ンクメモリのアドレス、Co,CI,C2,cnはサブ
バンクメモリのアドレスを示す。第1図 菜2図
Claims (1)
- 1 1個の共通バンクメモリと複数個のバンクメモリと
、前記バンクメモリのアドレスを指定するバンクレジス
タとを有するバンクスイツチング方式のメモリ制御方式
において、前記各バンクメモリを主バンクメモリとサブ
バンクメモリとで構成せしめるとともに、前記主バンク
メモリのアドレス情報が格納される第1のレジスタと、
前記サブバンクメモリのアドレス情報が格納される第2
のレジスタとを備え、前記第1のレジスタに格納される
アドレス情報の主バンクメモリと、前記第2のレジスタ
に格納されるアドレス情報のサブバンクメモリとを組合
せて、バンクメモリを構成せしめることを特徴とするメ
モリ制御方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9637180A JPS6010335B2 (ja) | 1980-07-15 | 1980-07-15 | メモリ制御方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9637180A JPS6010335B2 (ja) | 1980-07-15 | 1980-07-15 | メモリ制御方式 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5720854A JPS5720854A (en) | 1982-02-03 |
JPS6010335B2 true JPS6010335B2 (ja) | 1985-03-16 |
Family
ID=14163104
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP9637180A Expired JPS6010335B2 (ja) | 1980-07-15 | 1980-07-15 | メモリ制御方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6010335B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5679433A (en) * | 1991-10-31 | 1997-10-21 | Kabushiki Kaish Tokiwa Denki | Noncombustible sheet, noncombustible laminated sheet, noncombustible honey comb structural material, noncombustible board, noncombustible molded product, and manufacturing method thereof |
-
1980
- 1980-07-15 JP JP9637180A patent/JPS6010335B2/ja not_active Expired
Also Published As
Publication number | Publication date |
---|---|
JPS5720854A (en) | 1982-02-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
IE38700B1 (en) | Address conversion units and data processing systems embodying the same | |
CA2145365A1 (en) | Method for Accessing Banks of DRAM | |
JPH04332999A (ja) | メモリの使用方法 | |
US4138720A (en) | Time-shared, multi-phase memory accessing system | |
JPH09167495A (ja) | データ記憶ユニット及び該ユニットを用いたデータ記憶装置 | |
JPS6010335B2 (ja) | メモリ制御方式 | |
JPH06124231A (ja) | 半導体ファイル装置 | |
JPS593790A (ja) | ダイナミツクメモリ素子を用いた記憶装置 | |
JPS63124298A (ja) | メモリ装置 | |
CA2152204A1 (en) | Method of transferring data to a memory medium in a mailing machine | |
JP2874230B2 (ja) | マイクロコンピュータのメモリアドレッシング方式 | |
JPS558628A (en) | Data processing system | |
JPS54146932A (en) | Address converter | |
JPS6211751B2 (ja) | ||
JP2590695B2 (ja) | 時分割スイッチ回路 | |
JP2536007B2 (ja) | ル―ティング情報生成方式 | |
JPS6341260B2 (ja) | ||
JPH0467239A (ja) | パーソナルコンピュータ | |
JPS6035690B2 (ja) | アドレス拡張方式 | |
JPH01140342A (ja) | 仮想計算機システム | |
JPS6258356A (ja) | Dma制御装置 | |
JPH035618B2 (ja) | ||
JPS6273343A (ja) | 記憶装置 | |
JPS63646A (ja) | メモリアクセス待ち制御回路 | |
JPS634293A (ja) | パタ−ン格納方式 |