JPS60101940A - イメ−ジセンサ - Google Patents
イメ−ジセンサInfo
- Publication number
- JPS60101940A JPS60101940A JP58208891A JP20889183A JPS60101940A JP S60101940 A JPS60101940 A JP S60101940A JP 58208891 A JP58208891 A JP 58208891A JP 20889183 A JP20889183 A JP 20889183A JP S60101940 A JPS60101940 A JP S60101940A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- electrodes
- bias voltage
- ratio
- resistance value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
- H01L2224/10122—Auxiliary members for bump connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
- H01L2224/10125—Reinforcing structures
- H01L2224/10126—Bump collar
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（技術分野）
本発明はファクシミリ等の装置において光情報を読み取
るのに用らオしる等倍イメージセンサに関し、特にアモ
ルファスシリコンを光導電材料として使用するイメージ
センサに関する。
るのに用らオしる等倍イメージセンサに関し、特にアモ
ルファスシリコンを光導電材料として使用するイメージ
センサに関する。
（従来技術とその問題点）
アモルファスシリコンを光導電材料とし、光照射に伴な
うその光導電材料の抵抗変化を検出して情報の読出しを
行なうイメージセンサの一種として、第１図に示される
平面型のものが知られている。第１図は１索子の断面を
表わし、アモルファスシリコンにてなる光導電層ｌが基
板２上にパターン化して形成されてオンリ、その光導電
層１の表面に電極３，４が対向して設けられている。５
はこのイメージセンサを保護するための保護層で、透明
で絶縁性の層が使用されている。
うその光導電材料の抵抗変化を検出して情報の読出しを
行なうイメージセンサの一種として、第１図に示される
平面型のものが知られている。第１図は１索子の断面を
表わし、アモルファスシリコンにてなる光導電層ｌが基
板２上にパターン化して形成されてオンリ、その光導電
層１の表面に電極３，４が対向して設けられている。５
はこのイメージセンサを保護するための保護層で、透明
で絶縁性の層が使用されている。
読み取られる情報を表わすイメージ光は保Ｍ磨５の」１
方から人ｎ・１シて対向電極３，４間の光導電層ｌに到
達し、その抵抗値を下げる。
方から人ｎ・１シて対向電極３，４間の光導電層ｌに到
達し、その抵抗値を下げる。
この抵抗値変化を読み取るには、例えば第２図に示され
るように一方の電極から光導電層１に電圧Ｅを印加し、
光照射による光導電層１の１１５抗値変化に伴なう電流
値を増幅器６で電圧に変換して出力電圧Ｖｏｕｔとして
検出すればよい。
るように一方の電極から光導電層１に電圧Ｅを印加し、
光照射による光導電層１の１１５抗値変化に伴なう電流
値を増幅器６で電圧に変換して出力電圧Ｖｏｕｔとして
検出すればよい。
第１図に示されるイメージセンサは、読取り幅と密度に
応じて素子が紙面垂直方向に多数個配列されて形成され
る。例えば２５６ ｍ ｍ幅を８木／ｍｍの密度で読み
取る１次元イメージセンサの場合には、２０４８個の素
子が配列されている。
応じて素子が紙面垂直方向に多数個配列されて形成され
る。例えば２５６ ｍ ｍ幅を８木／ｍｍの密度で読み
取る１次元イメージセンサの場合には、２０４８個の素
子が配列されている。
ところで、このようなイメージセンサにおいては、光導
電層１の暗時の抵抗値と光照射時の抵抗値の比は、太陽
光などの場合には１０５〜１０’が得られたとの報告も
なされてはいるが、ファクシミリなどの入射光量である
数１００Ｌｘの場合には１．０２〜１０３以下であり、
そのためＳ／Ｎ比が小さく、また明暗間のダイナミック
レンジが小さく中間調の読取りは困難であるという問題
を有している。
電層１の暗時の抵抗値と光照射時の抵抗値の比は、太陽
光などの場合には１０５〜１０’が得られたとの報告も
なされてはいるが、ファクシミリなどの入射光量である
数１００Ｌｘの場合には１．０２〜１０３以下であり、
そのためＳ／Ｎ比が小さく、また明暗間のダイナミック
レンジが小さく中間調の読取りは困難であるという問題
を有している。
また、アモルファスシリコンの光導電層】には温度上昇
により抵抗値が低下する性質があり、周囲温度が数１０
°Ｃ上昇すると暗時の抵抗値が１桁程度低下する。その
ため、環境の変化やファクシミリのランプか１）の発熱
により光導電層１の温度が数１０℃−にｋ（すれは、暗
時と光照射時の抵抗値比が１０２〜１０１であったもの
が１０〜１０２程度に低下してしまい、その結果Ｓ／Ｎ
比が低下する問題もある。
により抵抗値が低下する性質があり、周囲温度が数１０
°Ｃ上昇すると暗時の抵抗値が１桁程度低下する。その
ため、環境の変化やファクシミリのランプか１）の発熱
により光導電層１の温度が数１０℃−にｋ（すれは、暗
時と光照射時の抵抗値比が１０２〜１０１であったもの
が１０〜１０２程度に低下してしまい、その結果Ｓ／Ｎ
比が低下する問題もある。
（目的）
本発明はアモルファスシリコン層を光導電層とするイメ
ージセンサの暗時と光照射時との抵抗値比を増大させる
ことを目的とする。
ージセンサの暗時と光照射時との抵抗値比を増大させる
ことを目的とする。
（構成）
本発明は一実施例として第３図（Δ）及び（Ｂ）（同図
（Ｂ）では保護層５を省略）に示されるように、光導電
層１の表面に対向電極３，４が形成されている点は第１
図と同じであるが、裏面には！＠縁層１０を介して更に
電極］１か形成され、この電極１１は表面の対向電極３
，４間の間隙１２の少なくとも一部と創面するように配
置されて、バイアス電圧が印加されるように構成された
ものである。
（Ｂ）では保護層５を省略）に示されるように、光導電
層１の表面に対向電極３，４が形成されている点は第１
図と同じであるが、裏面には！＠縁層１０を介して更に
電極］１か形成され、この電極１１は表面の対向電極３
，４間の間隙１２の少なくとも一部と創面するように配
置されて、バイアス電圧が印加されるように構成された
ものである。
第３図に示されるような１次元イメージセンサの場合に
は、同図（Ｂ）のように複数のセンサ素子１３−］、１
３−２．−一について電極１１は共通に１ライン形成し
ておけばよい。また、この実施例では電極１１は光導電
層１の表面の対向電極間間隙１２の領域より幅広で、そ
の間隙領域の全面にわたって対向するように配置さＡし
ているが、この電極１１の幅Ｗは間隙１２の間隔りと同
じか、それ以下であってもよく、間隙１２の領域の少な
くとも１部と対向するように形成されていればよい。
は、同図（Ｂ）のように複数のセンサ素子１３−］、１
３−２．−一について電極１１は共通に１ライン形成し
ておけばよい。また、この実施例では電極１１は光導電
層１の表面の対向電極間間隙１２の領域より幅広で、そ
の間隙領域の全面にわたって対向するように配置さＡし
ているが、この電極１１の幅Ｗは間隙１２の間隔りと同
じか、それ以下であってもよく、間隙１２の領域の少な
くとも１部と対向するように形成されていればよい。
このように構成された本発明のイメージセンサの電極１
１に一定のバイアス電圧を印加する場合には、第４図に
示されるように読出し用電源電圧Ｅに対して負の電圧Ｅ
ｇを印加する。 これにより、光導電層１の暗時の抵抗
値が増大して、暗時と光照射時との抵抗値比が増大する
。
１に一定のバイアス電圧を印加する場合には、第４図に
示されるように読出し用電源電圧Ｅに対して負の電圧Ｅ
ｇを印加する。 これにより、光導電層１の暗時の抵抗
値が増大して、暗時と光照射時との抵抗値比が増大する
。
また、本発明を温度上昇による抵抗値比の減少を防止す
るためにも使用する場合には、第５図に示されるように
電極１１には温度上昇に従って負に増大する電圧を印加
するバイアス電圧印加手段１４を設ければよい。バイア
ス電圧印加手段１４としては、例えば熱雷対の出力電圧
を増幅して印加するようにしたもの、あるいは一定電圧
をサーミスタと固定Ｊ１（抗で分圧して印加するように
したものなどがある。
るためにも使用する場合には、第５図に示されるように
電極１１には温度上昇に従って負に増大する電圧を印加
するバイアス電圧印加手段１４を設ければよい。バイア
ス電圧印加手段１４としては、例えば熱雷対の出力電圧
を増幅して印加するようにしたもの、あるいは一定電圧
をサーミスタと固定Ｊ１（抗で分圧して印加するように
したものなどがある。
第３図の実施例において、基板２にはガラスやセラミッ
クスを用いろことができ、その表面には光導電層へのア
ルカリイオンなどの侵入防止層を形成しておいてもよい
。
クスを用いろことができ、その表面には光導電層へのア
ルカリイオンなどの侵入防止層を形成しておいてもよい
。
電極１１はＮ ｉ ＋ Ｃｒ ｒ Ｍ ｏ ＋ Ｎ ｉ
Ｃｒ ｒ ＡＱなどの金属やＳ ｎ ０２ 、Ｉ ｎ
２０３などの全屈酸化物をノル板２」―に貞空蒸看法
、スパッタリング法などの手段により成膜し、通常のフ
ォトリソグラフィ法によりパターン化して得られる。
Ｃｒ ｒ ＡＱなどの金属やＳ ｎ ０２ 、Ｉ ｎ
２０３などの全屈酸化物をノル板２」―に貞空蒸看法
、スパッタリング法などの手段により成膜し、通常のフ
ォトリソグラフィ法によりパターン化して得られる。
絶経層１０はＳ ｉ Ｏ２、Ｓ ｉ Ｎ、 ＡＲ，２０
３などの絶縁体層であり、グロー放電分解法（プラズマ
分解法又はプラズマＣＶＤ法とも称される）や低圧ＣＶ
Ｉ〕法により、又は電極１１をプラズマ法もしくは陽極
酸化法による酸化法により形成され、通′ｒｉ！’のフ
ォトリソグラフィ法によりパターン化して得られる。
３などの絶縁体層であり、グロー放電分解法（プラズマ
分解法又はプラズマＣＶＤ法とも称される）や低圧ＣＶ
Ｉ〕法により、又は電極１１をプラズマ法もしくは陽極
酸化法による酸化法により形成され、通′ｒｉ！’のフ
ォトリソグラフィ法によりパターン化して得られる。
光導電層１はアモルファスシリコン層であり、水素やハ
ロゲン原子（ｃＱ、Ｆなど）などを含有していてもよい
。これは例えばシラン（Ｓｉｌ１４）のグロー放電分解
法などにより形成される。含有させる場合、シランを用
いたグロー放電分解法では水素が含有されることは知ら
れているし、適当なドーピングガス、例えばＰＨ３、Ｂ
２１−１６．５ｉＨ２ＣＱ２、ＳｉＦ４などを混入さ
せて成膜を実行すればよい。これも通常のフォトリソグ
ラフィ法によりパターン化して得られる。
ロゲン原子（ｃＱ、Ｆなど）などを含有していてもよい
。これは例えばシラン（Ｓｉｌ１４）のグロー放電分解
法などにより形成される。含有させる場合、シランを用
いたグロー放電分解法では水素が含有されることは知ら
れているし、適当なドーピングガス、例えばＰＨ３、Ｂ
２１−１６．５ｉＨ２ＣＱ２、ＳｉＦ４などを混入さ
せて成膜を実行すればよい。これも通常のフォトリソグ
ラフィ法によりパターン化して得られる。
電極３，４はＡ Ｑ 、 Ｎ ｉ Ｃｒ 、 Ｃｒ 、
Ｍ ｏなどの金属にてなり、真空蒸着法やスパッタリ
ング法による全面被着の後に通常のフォトリソグラフィ
法により光導電層ｌの表面に対向間隙１２をもつように
パターン化して形成してもよく、あるいはリフ１〜オフ
法、すなわち電極３及び４を形成しない領域に予めフォ
トレジストなどの感光性樹脂をパターン化して形成して
おき、その後金属層を全面に被着して上記の感光性樹脂
を除去する手段、により形成してもよい。
Ｍ ｏなどの金属にてなり、真空蒸着法やスパッタリ
ング法による全面被着の後に通常のフォトリソグラフィ
法により光導電層ｌの表面に対向間隙１２をもつように
パターン化して形成してもよく、あるいはリフ１〜オフ
法、すなわち電極３及び４を形成しない領域に予めフォ
トレジストなどの感光性樹脂をパターン化して形成して
おき、その後金属層を全面に被着して上記の感光性樹脂
を除去する手段、により形成してもよい。
保護層５はイメージ光が入射してくるので透明であり、
かつ絶縁性の層である。この保護層５としては、窒素ガ
スもしくはアンモニアガスをシランと共にグロー放電分
解して形成される５ｉＮｌｌＱ、スパッタリング法で形
成される５ｉ０２膜、又は樹脂類を溶剤に溶解して塗布
し、−１吃燥・硬化させた被膜などを用いることができ
る。
かつ絶縁性の層である。この保護層５としては、窒素ガ
スもしくはアンモニアガスをシランと共にグロー放電分
解して形成される５ｉＮｌｌＱ、スパッタリング法で形
成される５ｉ０２膜、又は樹脂類を溶剤に溶解して塗布
し、−１吃燥・硬化させた被膜などを用いることができ
る。
次に、実施例に、にり本発明を一層具体的に示す。
（実施例１）
基板２として石英ガラスを用い、その表面に真シ：・を
蒸着法によりＮ ｉ Ｃｒ層を０６１μｍの厚さに形成
し、フＡ・１−リソグラフィ法によりパターン化して電
４＠１１を形成した。このときのエソチャン１〜として
は硝酸第２セリウムアンモニウムと過塩素酸の水溶液を
用いた。次にその上に、Ｓ ｉ Ｈ，４ガスと酸素ガス
を用い、０．５Ｔｏｒｒの圧力下での低圧ＣＶ１つ法に
より５ｉ０２層を０．３μｍの厚さに形成し、フォトリ
ソグラフィ法によりパターン化して絶縁層１０を形成し
た。このときはエソチャン］〜としてフン酸とフッ化ア
ンモニウムを使用した。次に基板温度３００°ＣでＳｉ
ト１４ガス１ゴｏｒｒの圧力下でのグロー放電分解法に
よりアモルファスシリコン層を０．８μｍの厚さに形成
し、フォトリソグラフィ法によりパターン化して光導電
層１を形成した。このときはエソチャン１〜としてフッ
酸、硝酸及び酢酸の混酸を使用した。最後に電極３，４
を形成するために真空蒸着法によりＡＱＭを０．８μｍ
の厚さに形成し、フォ１へリソグラフィ法によりパター
ン化した。このときはエッチャントとじてリン酸、硝酸
及び酢酸の混酸を使用した。なお、本実施例では保護層
５は省略した。
蒸着法によりＮ ｉ Ｃｒ層を０６１μｍの厚さに形成
し、フＡ・１−リソグラフィ法によりパターン化して電
４＠１１を形成した。このときのエソチャン１〜として
は硝酸第２セリウムアンモニウムと過塩素酸の水溶液を
用いた。次にその上に、Ｓ ｉ Ｈ，４ガスと酸素ガス
を用い、０．５Ｔｏｒｒの圧力下での低圧ＣＶ１つ法に
より５ｉ０２層を０．３μｍの厚さに形成し、フォトリ
ソグラフィ法によりパターン化して絶縁層１０を形成し
た。このときはエソチャン］〜としてフン酸とフッ化ア
ンモニウムを使用した。次に基板温度３００°ＣでＳｉ
ト１４ガス１ゴｏｒｒの圧力下でのグロー放電分解法に
よりアモルファスシリコン層を０．８μｍの厚さに形成
し、フォトリソグラフィ法によりパターン化して光導電
層１を形成した。このときはエソチャン１〜としてフッ
酸、硝酸及び酢酸の混酸を使用した。最後に電極３，４
を形成するために真空蒸着法によりＡＱＭを０．８μｍ
の厚さに形成し、フォ１へリソグラフィ法によりパター
ン化した。このときはエッチャントとじてリン酸、硝酸
及び酢酸の混酸を使用した。なお、本実施例では保護層
５は省略した。
本実施例において、対向電極３と４の間隙１２の間隔り
を３０ μｍ、電極１１の幅Ｗを５０ μｒｎとし、第
３図の如く電極１１は１２の全面と対向するようにした
。
を３０ μｍ、電極１１の幅Ｗを５０ μｒｎとし、第
３図の如く電極１１は１２の全面と対向するようにした
。
以上のように作成したイメージセンサに読出し用の電源
電圧ＥとしてＩＯＶを印加し、■素子の特性を微小電流
計で測定した結果は下表の通りであった。
電圧ＥとしてＩＯＶを印加し、■素子の特性を微小電流
計で測定した結果は下表の通りであった。
また、これとは別に、電極１１及び絶縁層１０を用いな
いで作成したセンサの特性は上記表中のＥｇ＝ＯＶとし
た場合とほぼ一致した。
いで作成したセンサの特性は上記表中のＥｇ＝ＯＶとし
た場合とほぼ一致した。
上記の結果より電極１１に負のバイアス電圧を印加する
ことにより、暗時の抵抗値が増大し、結果として光照射
時と暗時との抵抗値比が従来約１０２であったものが１
０４以上にまで増大していることがわかる。このバイア
ス電圧の効果はアモルファスシリ：１ンにりに水素やハ
ロゲン原子などを含有させた場合も含有させない場合も
、各種成膜条件について光照射時と暗時との抵抗値比が
向４二することが確められた。ただし、それぞれの場合
のバイアス電圧ＥｔＸの最適値は異なったものとなる。
ことにより、暗時の抵抗値が増大し、結果として光照射
時と暗時との抵抗値比が従来約１０２であったものが１
０４以上にまで増大していることがわかる。このバイア
ス電圧の効果はアモルファスシリ：１ンにりに水素やハ
ロゲン原子などを含有させた場合も含有させない場合も
、各種成膜条件について光照射時と暗時との抵抗値比が
向４二することが確められた。ただし、それぞれの場合
のバイアス電圧ＥｔＸの最適値は異なったものとなる。
（実施例２）
実施例１と同様にして作成したイメージセンサにおいて
、電極１１に２０℃で一３ｖのバイアス電圧を印加し、
その後第５図に示されるようにバイアス電圧印加手段１
４により光導電層１又はその周囲の温度上昇に比例して
約−〇、３Ｖ／℃の勾配でバイアス電圧が負に増大する
ようにしたところ、４０℃位までほぼ一定の抵抗値比が
得られた。
、電極１１に２０℃で一３ｖのバイアス電圧を印加し、
その後第５図に示されるようにバイアス電圧印加手段１
４により光導電層１又はその周囲の温度上昇に比例して
約−〇、３Ｖ／℃の勾配でバイアス電圧が負に増大する
ようにしたところ、４０℃位までほぼ一定の抵抗値比が
得られた。
（効果）
以上のように本発明によれば、光照射時と暗時との抵抗
値比が向上し、結果としてノイズの低減あるいはダイナ
ミックレンジが拡大したことによる中間調の読取りが可
能なイメージセンサを達成することができる。
値比が向上し、結果としてノイズの低減あるいはダイナ
ミックレンジが拡大したことによる中間調の読取りが可
能なイメージセンサを達成することができる。
また、更にバイアス電圧を温度変化（特に上昇）に追随
させた場合には、光照射時と暗時との抵抗値比の変化（
特に減小）の少ない信頼性の高いイメージセンサを達成
することができる。
させた場合には、光照射時と暗時との抵抗値比の変化（
特に減小）の少ない信頼性の高いイメージセンサを達成
することができる。
第１図は従来のイメージセンサを示す断面図、第２図は
その１素子に関する電気回路図、第３図（Δ）及び（１
３）は本発明の一実施例を示す断面図及び平面図、第４
図は本発明の一実施例における一素子に関する電気回路
図、第５は本発明の他の実施例にお番フる−・素子に関
する電気回路図である。 ■・・・・・・アモルファスシリコンの光導電層、：３
，４・・・・・・対向電極、 １０・・・・・・絶縁層
、１１・・・・・・バイアス電圧印加用電極、１２・・
・・・・対向電極間間隙。 特許出願人 株式会社リコー
その１素子に関する電気回路図、第３図（Δ）及び（１
３）は本発明の一実施例を示す断面図及び平面図、第４
図は本発明の一実施例における一素子に関する電気回路
図、第５は本発明の他の実施例にお番フる−・素子に関
する電気回路図である。 ■・・・・・・アモルファスシリコンの光導電層、：３
，４・・・・・・対向電極、 １０・・・・・・絶縁層
、１１・・・・・・バイアス電圧印加用電極、１２・・
・・・・対向電極間間隙。 特許出願人 株式会社リコー
Claims (3)
- （１）アモルファスシリコン層の同一平面上に電極を対
向して設け、光照射量に対応する前記アモルファスシリ
コン層の抵抗値変化を前記電極により検出するイメージ
センサにおいて、前記アモルファスシリコン層の高面の
うち前記対向電極間間隙の少なくとも一部に対向する領
域に絶、Ｉ＠層を介してバイアス電圧印加用の電極を設
けたことを特徴とするイメージセンサ。 - （２）前記バイアス電圧は一定電圧である特許請求の範
囲第１項に記載のイメージセンサ。 - （３）前記バイアス電圧は前記アモルファスシリコン層
又はその周囲の温度に依存して印加さ肛る特許請求の範
囲第１項に記載のイメージセンサ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58208891A JPS60101940A (ja) | 1983-11-07 | 1983-11-07 | イメ−ジセンサ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58208891A JPS60101940A (ja) | 1983-11-07 | 1983-11-07 | イメ−ジセンサ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60101940A true JPS60101940A (ja) | 1985-06-06 |
| JPH0471342B2 JPH0471342B2 (ja) | 1992-11-13 |
Family
ID=16563833
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58208891A Granted JPS60101940A (ja) | 1983-11-07 | 1983-11-07 | イメ−ジセンサ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60101940A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5150181A (en) * | 1990-03-27 | 1992-09-22 | Canon Kabushiki Kaisha | Amorphous thin film semiconductor device with active and inactive layers |
| US5576555A (en) * | 1990-03-27 | 1996-11-19 | Canon Kabushiki Kaisha | Thin film semiconductor device |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5772370A (en) * | 1980-10-23 | 1982-05-06 | Canon Inc | Photoelectric converter |
-
1983
- 1983-11-07 JP JP58208891A patent/JPS60101940A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5772370A (en) * | 1980-10-23 | 1982-05-06 | Canon Inc | Photoelectric converter |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5150181A (en) * | 1990-03-27 | 1992-09-22 | Canon Kabushiki Kaisha | Amorphous thin film semiconductor device with active and inactive layers |
| US5576555A (en) * | 1990-03-27 | 1996-11-19 | Canon Kabushiki Kaisha | Thin film semiconductor device |
| US5705411A (en) * | 1990-03-27 | 1998-01-06 | Canon Kabushiki Kaisha | Reactive ion etching to physically etch thin film semiconductor |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0471342B2 (ja) | 1992-11-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS59143362A (ja) | パツシベ−シヨン膜 | |
| JPS60101940A (ja) | イメ−ジセンサ | |
| JPS60239072A (ja) | 光センサ | |
| US4943839A (en) | Contact type image sensor | |
| JPH08128889A (ja) | 赤外線センサ | |
| US4671853A (en) | Image sensor manufacturing method | |
| JPS61216360A (ja) | 密着型イメ−ジセンサ | |
| JPS5884457A (ja) | 長尺薄膜読取装置 | |
| JPS613476A (ja) | 非晶質シリコン光センサ− | |
| JPH03148176A (ja) | 完全密着型等倍センサ | |
| JPH08297140A (ja) | 加速度センサ | |
| JPS61203666A (ja) | フオトダイオ−ドの製造方法 | |
| JPS59229860A (ja) | 光電変換素子およびその製造方法 | |
| JPS59151456A (ja) | 混成集積化光センサ用光電変換素子とその製造方法 | |
| JPS60124884A (ja) | フォトセンサ− | |
| JPS59229880A (ja) | 光電変換素子 | |
| JPS616877A (ja) | フオトトランジスタ | |
| JPS62252968A (ja) | 非晶質シリコンイメ−ジセンサ | |
| JPS60218884A (ja) | フオトセンサおよびその製造方法 | |
| JPS60242669A (ja) | 光センサアレイ装置 | |
| JPH02249269A (ja) | 焦電型赤外線固体撮像装置とその製造方法 | |
| JPH109959A (ja) | 温度検出装置 | |
| JPS59204284A (ja) | 光センサの製造方法 | |
| JPS6077472A (ja) | 光電変換素子 | |
| JPH02222172A (ja) | 密着型イメージセンサ |