JPS599951A - 多層セラミツク基板のリ−ドピン取付構造 - Google Patents
多層セラミツク基板のリ−ドピン取付構造Info
- Publication number
- JPS599951A JPS599951A JP11838082A JP11838082A JPS599951A JP S599951 A JPS599951 A JP S599951A JP 11838082 A JP11838082 A JP 11838082A JP 11838082 A JP11838082 A JP 11838082A JP S599951 A JPS599951 A JP S599951A
- Authority
- JP
- Japan
- Prior art keywords
- lead pin
- pad
- ceramic substrate
- multilayer ceramic
- insulating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000919 ceramic Substances 0.000 title claims abstract description 30
- 239000000758 substrate Substances 0.000 title claims description 16
- 239000004020 conductor Substances 0.000 claims abstract description 26
- 238000010304 firing Methods 0.000 claims description 5
- 229910000679 solder Inorganic materials 0.000 abstract description 8
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 abstract description 5
- 238000000034 method Methods 0.000 abstract description 2
- 238000012360 testing method Methods 0.000 description 5
- 238000005476 soldering Methods 0.000 description 4
- 244000025254 Cannabis sativa Species 0.000 description 3
- MCMNRKCIXSYSNV-UHFFFAOYSA-N Zirconium dioxide Chemical compound O=[Zr]=O MCMNRKCIXSYSNV-UHFFFAOYSA-N 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 238000005219 brazing Methods 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000009864 tensile test Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
Landscapes
- Engineering & Computer Science (AREA)
- Ceramic Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は多層セラミック基板のリードピン取付構造に係
シ、特に、ノ・イブリッド集積回路を構成する多層セラ
ミック基板に電極用リードビンを確実に取シ付けるに好
適な多層セラミック基板のリードピン取付構造に関する
。
シ、特に、ノ・イブリッド集積回路を構成する多層セラ
ミック基板に電極用リードビンを確実に取シ付けるに好
適な多層セラミック基板のリードピン取付構造に関する
。
従来のこの種の多層セラミック基板のリードピン取付構
造は、アルミナ(Atx Os )グリーンシート(セ
ラミックを焼成する前のやわらかな帯状のものをいう)
を積層し、あるいはアルミナグリーンシート上に絶縁層
及びタングステン等を薄膜化した導体層を交互に印刷し
焼成することによって得られる多層セラミック基板に、
既に印刷された導体パッド上に電極用の突き尚て型リー
ドビンを銀ろう材でろう付けして固着する構造であった
。
造は、アルミナ(Atx Os )グリーンシート(セ
ラミックを焼成する前のやわらかな帯状のものをいう)
を積層し、あるいはアルミナグリーンシート上に絶縁層
及びタングステン等を薄膜化した導体層を交互に印刷し
焼成することによって得られる多層セラミック基板に、
既に印刷された導体パッド上に電極用の突き尚て型リー
ドビンを銀ろう材でろう付けして固着する構造であった
。
尚、前記アルミナグリーンシートの替シに、例えばジル
コニア(ZIzOz)グリーンシートを用いてもよい。
コニア(ZIzOz)グリーンシートを用いてもよい。
ところが印刷された導体層とセラミックの接続強度が比
較的小さい為に、はんだ付は後の熱収縮等によシ、セラ
ミック中にクラックが入り、リードピン接続信頼性を著
しく低下させるという欠点があった。
較的小さい為に、はんだ付は後の熱収縮等によシ、セラ
ミック中にクラックが入り、リードピン接続信頼性を著
しく低下させるという欠点があった。
本発明の目的は、かかる従来技術の欠点を解消し、導体
パッド周囲にクラックの入るのを防止してリードピンの
取付の信頼性を向上させた多層セラミック基板のリード
ピンの取付構造を提供することにある。
パッド周囲にクラックの入るのを防止してリードピンの
取付の信頼性を向上させた多層セラミック基板のリード
ピンの取付構造を提供することにある。
本発明は、上記目的を達成するために、多層セ ゛ラミ
ック基板に印刷された半導体パッドにリードピンを固着
し当該導体パッドの端部周辺が充分におおわれるように
絶縁層を設けたものである。
ック基板に印刷された半導体パッドにリードピンを固着
し当該導体パッドの端部周辺が充分におおわれるように
絶縁層を設けたものである。
以下、本発明の実施例を図面に基づいて説明するが、そ
の前に本発明の基礎となったリードピンの取付構造につ
いて第1図乃至第3図を参照しな1゜ がら説明する。
の前に本発明の基礎となったリードピンの取付構造につ
いて第1図乃至第3図を参照しな1゜ がら説明する。
第1図は、多層セラミック基板を有する集積回路(以下
、単にICという)、その他の部品等を搭載したプリン
ト板を示す斜視図である。
、単にICという)、その他の部品等を搭載したプリン
ト板を示す斜視図である。
図において、プリント板10上の所定の位置には、IC
12,12,・・・・・・、コンデンサ等の部品14.
14.・・・・・・、及び多層セラミック基板を有する
ハイブリッドIC16,16が搭載されている。プリン
ト板10に搭載される部品の内、ハイブリッドIC16
には多、1−セラミック基板にリードピンがろう材によ
シ取シ付は固着されたアキシャルピン型のリードピン取
付構造を有している。
12,12,・・・・・・、コンデンサ等の部品14.
14.・・・・・・、及び多層セラミック基板を有する
ハイブリッドIC16,16が搭載されている。プリン
ト板10に搭載される部品の内、ハイブリッドIC16
には多、1−セラミック基板にリードピンがろう材によ
シ取シ付は固着されたアキシャルピン型のリードピン取
付構造を有している。
第2図は、上述のようなリードピン取付構造を持つ多1
層セラミック基板のり−ドビン取付構造を示す断面図で
あシ、また第3図は第2図A部分のリードピン取付構造
の拡大図である。
層セラミック基板のり−ドビン取付構造を示す断面図で
あシ、また第3図は第2図A部分のリードピン取付構造
の拡大図である。
図に示されるように、リードピン取付構造は、積層セラ
ミック210両面に絶縁層22と導体層23を交互に印
刷し、1607:’程度の温度で焼成した後、表面導体
パッド24にリードピン25を銀ろう26でろう付けし
て固着した構造を有している。
ミック210両面に絶縁層22と導体層23を交互に印
刷し、1607:’程度の温度で焼成した後、表面導体
パッド24にリードピン25を銀ろう26でろう付けし
て固着した構造を有している。
このような構成になるリードピン取付構造によれば、リ
ードピン25を表面導体パッド24に銀ろう26で接続
する構造としたので、後工程でのリードピン25の予備
はんだ付作業において付着したけんだ27とセラミック
21の熱膨張係数差によって疲労応力を生じ、表面導体
パッド24とセラミック21の界面にクラック28が発
生し接続強度が著しく低下する。実験によれば、垂直に
引張υ試験を行なった結果、初期強度1o〜/咽2の接
続強度があったのに対し、ヒートサイクル試験機によシ
自動的に、150C(30分)4−+25C(3分)→
−65t:’(30分)のヒートサイクルを1ザイクル
として、45サイクルの試験の後に垂直に引張シ試験を
行なった結果、その接続強度は0.5〜I Rp /
rtvn ”まで低下することがわかった。
ードピン25を表面導体パッド24に銀ろう26で接続
する構造としたので、後工程でのリードピン25の予備
はんだ付作業において付着したけんだ27とセラミック
21の熱膨張係数差によって疲労応力を生じ、表面導体
パッド24とセラミック21の界面にクラック28が発
生し接続強度が著しく低下する。実験によれば、垂直に
引張υ試験を行なった結果、初期強度1o〜/咽2の接
続強度があったのに対し、ヒートサイクル試験機によシ
自動的に、150C(30分)4−+25C(3分)→
−65t:’(30分)のヒートサイクルを1ザイクル
として、45サイクルの試験の後に垂直に引張シ試験を
行なった結果、その接続強度は0.5〜I Rp /
rtvn ”まで低下することがわかった。
第4図は、本発明に係るリードピン取付構造の一実施例
を示す断面図であシ、また第5図は第4図B部分のリー
ドピン取付構造を拡大して示す断面図である。図におい
て、リードピン取付構造は、積層セラミック21の両面
に絶縁層22と導体層23を交互に印刷して設けると共
に表面導体パッド24を印刷して設け、この表面導体パ
ッド24の周辺を充分におおわれるように絶縁層3oを
設け、あるいはアルミナシート30を印刷するかあるい
は積層することによって配設し、焼成した後、リードピ
ン2シを導体パッド24上に銀ろう26によってろう付
けして構成されている。
を示す断面図であシ、また第5図は第4図B部分のリー
ドピン取付構造を拡大して示す断面図である。図におい
て、リードピン取付構造は、積層セラミック21の両面
に絶縁層22と導体層23を交互に印刷して設けると共
に表面導体パッド24を印刷して設け、この表面導体パ
ッド24の周辺を充分におおわれるように絶縁層3oを
設け、あるいはアルミナシート30を印刷するかあるい
は積層することによって配設し、焼成した後、リードピ
ン2シを導体パッド24上に銀ろう26によってろう付
けして構成されている。
ここで、絶縁層30は、該導体パッド24の端部周辺が
充分おおわれるように、その端部よシ所定の幅D(リー
ドピン25等の大きさにもよるが、例えば、D = 0
.1 mm 〜0.5 +a )以上にわたってリード
ピン25側に設けられるようにする。
充分おおわれるように、その端部よシ所定の幅D(リー
ドピン25等の大きさにもよるが、例えば、D = 0
.1 mm 〜0.5 +a )以上にわたってリード
ピン25側に設けられるようにする。
このように構成したリードピン取付構造によれば、クラ
ック発生点であるリードピン25を取シ付けた導体パッ
ド24の周囲を絶縁層30またはセラミックシート30
でおさえている為、はんだ27が応中集中の発生する導
体パッド24の最外部(端部)まで付着せず、従って、
クラックが発生することもない。しかして、さらにリー
ドピン25を図示下方に引張ると、導体パッド24が図
示P点付近から破れてリードピン25が取れてしまうが
、そのときの引張シ強度は、導体パッド24がタングス
テンの薄膜でできているので、そのタングステン強度の
24 (Ky/m” )までは該導体パッド24部にク
ラックが発生しない。
ック発生点であるリードピン25を取シ付けた導体パッ
ド24の周囲を絶縁層30またはセラミックシート30
でおさえている為、はんだ27が応中集中の発生する導
体パッド24の最外部(端部)まで付着せず、従って、
クラックが発生することもない。しかして、さらにリー
ドピン25を図示下方に引張ると、導体パッド24が図
示P点付近から破れてリードピン25が取れてしまうが
、そのときの引張シ強度は、導体パッド24がタングス
テンの薄膜でできているので、そのタングステン強度の
24 (Ky/m” )までは該導体パッド24部にク
ラックが発生しない。
本実施例によれば、上述した条件と同様のヒートサイク
ル試験をヒートサイクル試験機で実施した後に、引張り
試験機で引張υ試験を行うと、初期強度10 CKq/
rrrm2〕あったのに対し、45サイクルのヒートサ
イクル試験後もi o〔Kg/W2)の強度が得られる
ことが確認できた。
ル試験をヒートサイクル試験機で実施した後に、引張り
試験機で引張υ試験を行うと、初期強度10 CKq/
rrrm2〕あったのに対し、45サイクルのヒートサ
イクル試験後もi o〔Kg/W2)の強度が得られる
ことが確認できた。
以上述べたように本発明によれば、リードピンを固着す
る導体パッドの周辺を絶縁層で充分におおったので、リ
ードピンの取付を確実なものとすることができ、高信頼
性のリードビン取付構造を提供できる効果がある。
る導体パッドの周辺を絶縁層で充分におおったので、リ
ードピンの取付を確実なものとすることができ、高信頼
性のリードビン取付構造を提供できる効果がある。
第1図はプリント板にアキ/キルビンタイプのセラミッ
ク基板を利用した部品を搭載した例を示す斜視図、第2
図は本発明の基礎となった多層セラミック基板のリード
ビン取付構造の構成を示す断面図、第3図は第2図A部
を拡大して示す断面図、第4図は本発明に係る多層セラ
ミック基板のリードビン取付構造の一実施例を示す断面
図、第5図は第4図B部を拡大して示す断面図である。 21・・・積層セラミック、22・・・印刷絶縁層、2
3・・・導体層、24・・・導体パッド、e5・・・リ
ードピン、26・・・銀ろう付は部、27・・・はんだ
付は部分、28・・・クラック、30・・・絶縁層。 茅 1 目 茅2目 茅3目
ク基板を利用した部品を搭載した例を示す斜視図、第2
図は本発明の基礎となった多層セラミック基板のリード
ビン取付構造の構成を示す断面図、第3図は第2図A部
を拡大して示す断面図、第4図は本発明に係る多層セラ
ミック基板のリードビン取付構造の一実施例を示す断面
図、第5図は第4図B部を拡大して示す断面図である。 21・・・積層セラミック、22・・・印刷絶縁層、2
3・・・導体層、24・・・導体パッド、e5・・・リ
ードピン、26・・・銀ろう付は部、27・・・はんだ
付は部分、28・・・クラック、30・・・絶縁層。 茅 1 目 茅2目 茅3目
Claims (1)
- 【特許請求の範囲】 1、多層セラミック基板の表面導体パッドに電極用リー
ドピンを固着し、前記表面導体パッドの端部周辺が充分
におおわれるように絶縁層を設けて構成したことを特徴
とする多ノーセラミック基板のリードピン取付構造。 2、特許請求の範囲第1項記載の多層セラミック基板の
リードピン取付構造において、前記絶縁層は、これを複
数回印刷することによって構成されたことを特徴とする
多層セラミック基板のリードピン取付構造。 3、特許請求の範囲第1項記載の多jimセラミック基
板のリードピン取付構造において、前記絶縁層は、グリ
ーンシートを複数枚重ねて焼成することによシ構成され
たことを特徴とする多層セラミック基板のリードピン取
付構造。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11838082A JPS599951A (ja) | 1982-07-09 | 1982-07-09 | 多層セラミツク基板のリ−ドピン取付構造 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11838082A JPS599951A (ja) | 1982-07-09 | 1982-07-09 | 多層セラミツク基板のリ−ドピン取付構造 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS599951A true JPS599951A (ja) | 1984-01-19 |
JPS634949B2 JPS634949B2 (ja) | 1988-02-01 |
Family
ID=14735263
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP11838082A Granted JPS599951A (ja) | 1982-07-09 | 1982-07-09 | 多層セラミツク基板のリ−ドピン取付構造 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS599951A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59211253A (ja) * | 1983-05-17 | 1984-11-30 | Matsushita Electronics Corp | 電子部品パツケ−ジ |
JPS6424846U (ja) * | 1987-08-06 | 1989-02-10 | ||
JPH0388354A (ja) * | 1989-08-31 | 1991-04-12 | Ibiden Co Ltd | 半導体パッケージ |
US6359332B2 (en) | 2000-02-03 | 2002-03-19 | Ngk Spark Plug Co., Ltd. | Printed-wiring substrate having lead pins |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5457452U (ja) * | 1977-09-30 | 1979-04-20 | ||
JPS5548700A (en) * | 1978-10-04 | 1980-04-07 | Tokyo Shibaura Electric Co | Atomic power plant |
JPS5759454U (ja) * | 1980-09-26 | 1982-04-08 | ||
JPS5778651U (ja) * | 1980-10-30 | 1982-05-15 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5335873A (en) * | 1976-09-15 | 1978-04-03 | Tokico Ltd | Enclosed type cylinder device |
-
1982
- 1982-07-09 JP JP11838082A patent/JPS599951A/ja active Granted
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5457452U (ja) * | 1977-09-30 | 1979-04-20 | ||
JPS5548700A (en) * | 1978-10-04 | 1980-04-07 | Tokyo Shibaura Electric Co | Atomic power plant |
JPS5759454U (ja) * | 1980-09-26 | 1982-04-08 | ||
JPS5778651U (ja) * | 1980-10-30 | 1982-05-15 |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59211253A (ja) * | 1983-05-17 | 1984-11-30 | Matsushita Electronics Corp | 電子部品パツケ−ジ |
JPH0150108B2 (ja) * | 1983-05-17 | 1989-10-27 | Matsushita Electronics Corp | |
JPS6424846U (ja) * | 1987-08-06 | 1989-02-10 | ||
JPH0388354A (ja) * | 1989-08-31 | 1991-04-12 | Ibiden Co Ltd | 半導体パッケージ |
US6359332B2 (en) | 2000-02-03 | 2002-03-19 | Ngk Spark Plug Co., Ltd. | Printed-wiring substrate having lead pins |
Also Published As
Publication number | Publication date |
---|---|
JPS634949B2 (ja) | 1988-02-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS6149432A (ja) | 半導体装置の製造方法 | |
JPS599951A (ja) | 多層セラミツク基板のリ−ドピン取付構造 | |
JPH09102560A (ja) | 低温焼成セラミック基板の外部リードピン接合構造 | |
JP2656942B2 (ja) | 低融点ガラス接着による接合体の製造方法,及び接着体 | |
JP2001023864A (ja) | 多連型電子部品 | |
JPS6048375A (ja) | サ−マルヘツドおよびその製造方法 | |
JP3846651B2 (ja) | セラミック回路基板 | |
JP2992873B2 (ja) | 半導体装置 | |
JPH0677631A (ja) | チップ部品のアルミ基板への実装方法 | |
JPH0864401A (ja) | チップ状電子部品 | |
TW202028755A (zh) | 配線基板 | |
JP4574025B2 (ja) | 配線モジュール | |
JPH07273447A (ja) | セラミック回路基板及びその製造方法 | |
JPS605546A (ja) | セラミツクパツケ−ジの製造方法 | |
TWI315169B (en) | Wiring substrate with improvement in tensile strength of traces | |
JP3814429B2 (ja) | 半導体素子収納用パッケージ | |
JP2000164757A (ja) | 半導体素子収納用パッケージおよびその実装構造 | |
JP4707895B2 (ja) | チップ抵抗器 | |
JPH08181447A (ja) | セラミック多層基板 | |
JPH07169871A (ja) | 半導体装置 | |
JPH08107259A (ja) | 表面実装用電子部品 | |
JP2006185977A (ja) | 配線基板 | |
JPH0869938A (ja) | 積層セラミックコンデンサ及びその製造方法 | |
JP2763470B2 (ja) | 配線基板 | |
JPH0918145A (ja) | セラミック多層基板 |