JPS5996779A - Photoelectric conversion device - Google Patents

Photoelectric conversion device

Info

Publication number
JPS5996779A
JPS5996779A JP57206808A JP20680882A JPS5996779A JP S5996779 A JPS5996779 A JP S5996779A JP 57206808 A JP57206808 A JP 57206808A JP 20680882 A JP20680882 A JP 20680882A JP S5996779 A JPS5996779 A JP S5996779A
Authority
JP
Japan
Prior art keywords
electrode
photoelectric conversion
semiconductor
conversion device
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP57206808A
Other languages
Japanese (ja)
Other versions
JPH0419713B2 (en
Inventor
Shunpei Yamazaki
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP57206808A priority Critical patent/JPS5996779A/en
Publication of JPS5996779A publication Critical patent/JPS5996779A/en
Publication of JPH0419713B2 publication Critical patent/JPH0419713B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/042PV modules or arrays of single PV cells
    • H01L31/0445PV modules or arrays of single PV cells including thin film solar cells, e.g. single thin film a-Si, CIS or CdTe solar cells
    • H01L31/046PV modules composed of a plurality of thin film solar cells deposited on the same substrate
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy

Landscapes

  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Engineering & Computer Science (AREA)
  • Sustainable Energy (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Photovoltaic Devices (AREA)

Abstract

PURPOSE:To contrive that a leakage current does not generate from the second electrode of the second element to that of the first element by providing an open groove which performs the isolation of the second electrodes of the first and second elements by cutting and isolating also a semiconductor layer under this electrode. CONSTITUTION:A plurality of photoelectric conversion elements having the first electrode 2 of a photo transmitting conductive film, a non single crystal semiconductor 3 having a P-N or a P-I-N junction on this electrode 2, and the second electrode 4 on this semiconductor 3 are arranged on an insulation substrate 1 in mutually electrically series connection. In such a photoelectric conversion device, the first electrode 2 of the first photoelectric conversion element 31 is electrically joined to the second electrode 4 of the second element 11, the open groove 20 between the second electrodes 4 of the first and second elements is provided by isolating also an N or a P type semiconductor layer 44 in close contact with the second electrode 4 under this open groove 20.

Description

【発明の詳細な説明】 この発明は、P工NまたはPN接合を少なくとも1つ有
するアモルファス半導体を含む非単結晶半導体を透光性
絶縁基板上に設けられた光電変換素子(単に素子ともい
う)を複数個電気的に直列接続して、高い電圧の発生゛
が可能な光電変換装置に関する。
Detailed Description of the Invention The present invention provides a photoelectric conversion element (also simply referred to as an element) in which a non-single crystal semiconductor including an amorphous semiconductor having at least one P-N or PN junction is provided on a light-transmitting insulating substrate. The present invention relates to a photoelectric conversion device that can generate high voltage by electrically connecting a plurality of photoelectric conversion devices in series.

この発明は、複数の素子間の連結に必要な面積を従来の
マスク合わせ方式の1/1o〜l/100[するため、
レーザスクライブ方式を用いたことを特徴としている。
This invention reduces the area required for connecting multiple elements to 1/10 to 1/100 of the conventional mask alignment method.
It is characterized by the use of a laser scribing method.

この発明は、第1および第2の素子の第2の電極の分離
を行なう開溝を、この電極下のPNまたはP工N接合を
有する半導体のPまたはN型の半導体層を分離切断して
設けることによシ、第2の素子の第2の電極から第1の
素子の第2の電極へとリーク電流が発生しないようにす
ることを目的としている。
In the present invention, an opening groove for separating the second electrodes of the first and second elements is formed by separating and cutting a P- or N-type semiconductor layer of a semiconductor having a PN or P-to-N junction under the electrode. The purpose of this provision is to prevent leakage current from occurring from the second electrode of the second element to the second electrode of the first element.

このため第1および第2の素子の第2の電極を分離する
開溝は、第1の素子の半導体上にわたつて設けることに
より、製造上の歩留シ向上の冗長度を設けたことを特徴
としている。
Therefore, by providing the groove that separates the second electrodes of the first and second elements over the semiconductor of the first element, it is possible to provide redundancy to improve manufacturing yield. It is a feature.

この発明は、連結部での電気的接合を第1の素子の第1
の電極を構成する透光性導電膜(OTFという)の表面
−または側面に第2の素子の第2の電極を延在して密接
せしめて用いることによシ、連結部での必要面積を減少
せしめたことを特徴としている。
In this invention, the electrical connection at the connecting portion is
By extending the second electrode of the second element to the surface or side surface of the transparent conductive film (OTF) constituting the electrode and bringing it into close contact, the area required for the connection part can be reduced. It is characterized by a decrease in

このため第1および第2の素子の半導体を分離する開溝
は、第1の素子の第1の電極位置上にわたって設け、製
造よの冗長度(余裕度〕を与えることを特徴としている
For this reason, the groove separating the semiconductors of the first and second elements is provided over the first electrode position of the first element to provide manufacturing redundancy.

従来、マスク合せ方式において、その連結部は5〜1m
mの巾を必要としていたが、これをそのl/10〜1/
100ノ350〜30μ好ましくは2oo〜50μにす
ることによシ、この連結部を10〜50段必要とするハ
イブリッド方式において、光電変換装置として用いられ
る全パネルの光起電力発生用の面積(有効面積または実
効面積という)が、従来の75〜50係より97〜90
%Kまで高められ、実効変換効率を10〜20%も実質
的に向上せしめたことを特徴とする。
Conventionally, in the mask matching method, the connecting part is 5 to 1 m long.
I needed a width of 1/10 to 1/1/2 m.
100 μm to 350 μm to 30 μm, preferably 2oo μm to 50 μm. In a hybrid system that requires 10 to 50 stages of these connecting parts, the area for photovoltaic power generation of all panels used as photoelectric conversion devices (effective (referred to as area or effective area) is 97-90 compared to the conventional 75-50.
%K, thereby substantially improving the effective conversion efficiency by 10 to 20%.

この発明ではレーザビームスクライブ方式を用いること
によシ、合せマークを基準としてこのスクライブされる
アドレスをあらかじめコンピュータ(マイクロ・コン−
ピユータ)のメモリに記憶すせておくことによシ、従来
よシ知られたマスク合せ方式で必要なマスクのずれ、そ
9、合せ精度に対する製造歩留シの低下等のすべての製
造での価格増、歩留シ減の原因を一気に排除せしめたこ
とを特徴とする。
In this invention, by using a laser beam scribing method, the address to be scribed is determined in advance by a computer (microcomputer) using the alignment mark as a reference.
By storing the data in the memory of the computer, it is possible to avoid all manufacturing problems such as mask misalignment required in the conventional mask matching method, 9. It is characterized by eliminating the causes of price increases and yield decreases at once.

従来、光電変換装置(以下単に装置というつ即ち同−基
板子に複数の素子を配置し、それを集積化または・・イ
ブリッド化した装置はその実施例が多く知られている。
Conventionally, many examples of photoelectric conversion devices (hereinafter simply referred to as devices) have been known, in which a plurality of elements are arranged on the same substrate and integrated or hybridized.

例えば特開昭55−4994、特開昭55−1242 
’74さらに本発明水の出願になる特願昭54−900
97/90098/90099 (昭和54.7.16
出願)が知られている。例えば本発明水の出願になる特
許顧は、半導体をS i x O,、、−8iのへテロ
接合とし、単に他のアモルファスシリコン半導体を用い
る場合と異ならせてお9、さらにこの半導体として、ア
モルファス構造以外に微結晶構造を含む水素またはノー
ロゲン元素が添加されたPN−&たはP工N接合を少な
くとも1つ有する非単結晶半導体を集積化またはハイブ
リッド化したものであるという特徴を有する。
For example, JP-A-55-4994, JP-A-55-1242
'74 Furthermore, the patent application for the invention water was filed in 1983-900.
97/90098/90099 (Showa 54.7.16
application) is known. For example, in the patent application for the present invention, the semiconductor is a heterojunction of S i x O, . It is characterized in that it is an integrated or hybridized non-single crystal semiconductor having at least one PN-& or P-N junction to which hydrogen or a norogen element containing a microcrystalline structure is added in addition to an amorphous structure.

しかしこれら従来の発明においては、第1図にそのたて
断面図を示すが、すべてマスク合わせ方式であり、合せ
精度が不十分でまた連結部に大きな面積を必要としてい
た0 例えば金属マスク゛を用いた場合、直接選択的に導電層
または半導体層を作製する方式においてはこの選択性を
与えたマスクが被膜形成中K O,5〜3mmずれてし
まう場合がある。さらにこのマスク上に被膜成分が形成
されるため、マスクが汚染され、またマスクがそって形
成される被膜の周端部が明瞭でなくなり、隣りあった電
極間のクロストーク(リーゑ電流)の発生の要因となる
等多くの欠点を有するものでちった。
However, in these conventional inventions, as shown in FIG. 1, which is a vertical cross-sectional view, all of them are based on the mask alignment method, and the alignment accuracy is insufficient and a large area is required for the connecting portion.For example, a metal mask is used. In such a case, in a method of directly selectively manufacturing a conductive layer or a semiconductor layer, the mask that provides this selectivity may shift by 5 to 3 mm during film formation. Furthermore, since a film component is formed on this mask, the mask becomes contaminated, the peripheral edge of the film formed by the mask is not clear, and crosstalk (lead current) between adjacent electrodes occurs. It has many drawbacks, such as being a contributing factor to the outbreak.

さらに従来公知のスクリーン印刷法等においては、基板
上に全体的に形成された導体または半導体を独立に選択
的にマスクを用いてエツチング除去する方法である。し
かしかかる方法においてはスクリーン印刷用のマスクの
位置合わせの工程、レジストのコーティング工程、ベー
ク固化工程、導体または半導体のエツチング工程、レジ
ストの除去工程等きわめて工程に時間がかかり、そのた
め製造価格の上昇がまぬがれ得なかった。
Furthermore, in conventionally known screen printing methods, conductors or semiconductors formed entirely on a substrate are independently and selectively etched away using a mask. However, in this method, the process of aligning the screen printing mask, coating the resist, baking and solidifying it, etching the conductor or semiconductor, and removing the resist takes a lot of time, which increases the manufacturing cost. I couldn't escape it.

しかし本発明C光電変換装置時KW膜型C光電変換装置
にあっては、それぞれの薄膜層である電極用導電性層、
また半導体層はともにそれぞれ5oo’p、〜1μであ
り、レーザスクライブ方式を用いることにより、全くマ
スク合せを必要としないで作製することが可能なことが
判明した0その結果、従来のマスク合せ工8のかわりに
本発明においてはマスクを全く用いないためヌクライブ
工程というが、このスクライブ工程がマイクロ・コンピ
ュータを併用することにより、きわめて簡単かつ高精度
であシ、装置の製造コストの低下をもたらし、そのため
500円/Wの製造も可能とな9、その製造規模の拡大
により100〜200Eし′Wも可能になるというきわ
めて画期的な光電変換装置を提供することにある。
However, in the KW film type C photoelectric conversion device of the present invention, the conductive layer for the electrode, which is each thin film layer,
It was also found that the semiconductor layers had a thickness of 5oo'p and ~1μ, respectively, and that by using the laser scribing method, it was possible to fabricate them without requiring any mask alignment. In place of 8, in the present invention, no mask is used at all, so it is called a nucleation process, and this scribing process is extremely simple and highly accurate due to the combined use of a microcomputer, resulting in a reduction in the manufacturing cost of the device. Therefore, the object of the present invention is to provide an extremely innovative photoelectric conversion device that can be manufactured at a cost of 500 yen/W.

さらに本発明はこのレーザスクライブ工程を用いるに加
えて、そのスクライブラインの合せ精度に冗長(余裕)
度をもたせたことが重要である。
Furthermore, in addition to using this laser scribing process, the present invention has a redundancy (margin) in the alignment accuracy of the scribe line.
It is important to have a degree of precision.

そのため隣シ合った素子間の第1の電極(下側)と他の
素子の第2の電極(下側電極〕とが第2の電極よシ延在
したり−1゛にょシ第1の電極とその側面または表面に
おいて電気的に連結されるととによシ、スクライブライ
ンの開溝の位置に冗長度をもたせることができた。
Therefore, the first electrode (lower side) between adjacent elements and the second electrode (lower side electrode) of another element may extend beyond the second electrode. By electrically connecting the electrode to its side surface or surface, redundancy could be provided in the position of the open groove of the scribe line.

以下に図面に従って従来例および本発明の構造を記す。A conventional example and the structure of the present invention will be described below according to the drawings.

第1図は従来より知られたマスク合せ方式の光電変換装
置のたて断面図である。
FIG. 1 is a vertical sectional view of a conventionally known photoelectric conversion device using a mask alignment method.

図面において透光性基板(例えばガラス板)(1)上に
第1の電極を構成する透光性導電膜(C!TFと略記す
る)を81のマスク合わせ工程にょシ選択的に形成させ
る。さらに半導体層(3)を第2のマスク合わせ工程に
より同様に選択的に形成させる。
In the drawings, a transparent conductive film (abbreviated as C!TF) constituting the first electrode is selectively formed on a transparent substrate (for example, a glass plate) (1) in a mask alignment step 81. Further, a semiconductor layer (3) is similarly selectively formed by a second mask alignment step.

さらに第3のマスク合せ工程により第2の電極(4)が
設けられている。
Further, a second electrode (4) is provided by a third mask alignment step.

第1図において素子(11)、(31)との間に連結部
αつを有し、連結部においてはCTF /7:一方の側
面(10を半導体層(3)がおおい、他方0CTFの表
面o尋を半導体層(3)がおおわないようにするため、
0720間0→は1〜5mm例えば3mmのすきまを必
要とする。
In Fig. 1, there are two connecting parts α between the elements (11) and (31), and in the connecting part, CTF /7: One side surface (10 is covered by the semiconductor layer (3), and the other surface is 0CTF). In order to prevent the semiconductor layer (3) from covering the
0→0720 requires a gap of 1 to 5 mm, for example 3 mm.

さらに第1の電極(37)と第2L:r、電極(38)
は0ゆの表面で電気的に連結するが、この部分を(39
9の第2の電極がマスクのぼけで発生するひろがりをも
含めてショートしてはいけないため、1〜5mm例えば
3mmの間隙(6)を必要とする。これら3つのマスク
には全くのセルンアライン性がないため、連結部αりに
おいては1〜8mm代表的には4mmを必要としてしま
う。さらにこれK]、mm以下とするとそのマスク合せ
精度はきわめて厳密であシ、歩留シが極端に低下してし
まう。この連結部o功の間隙を5mm以上とすると、例
えば20cmX60cmに巾15mm (20cmX1
5mm)の素子、端部5mmを作製せんとすると、20
段の直接接続ができるのみである。またこの連結部の間
隙を3mmとしても33段であシ、連結部では全部で延
loam (200cmLの面積)の損失となシ、その
結果有効面積は周辺部を考慮すると75%にとど1って
しまっていた。
Furthermore, the first electrode (37) and the second L:r, electrode (38)
is electrically connected on the surface of 0yu, but this part is (39
A gap (6) of 1 to 5 mm, for example 3 mm, is required to prevent the second electrode 9 from short-circuiting, including spreading caused by blurring of the mask. Since these three masks do not have any cell alignment properties, the connecting portion α requires 1 to 8 mm, typically 4 mm. Furthermore, if it is less than K], the mask alignment accuracy will be extremely strict, and the yield will be extremely reduced. If the gap between the connecting parts is 5 mm or more, for example, 20 cm x 60 cm and a width of 15 mm (20 cm x 1
5mm) and an end portion of 5mm, 20
Only direct connections between stages are possible. Also, even if the gap at this connecting part is 3 mm, there will be 33 stages, and there will be a total loss of loam (area of 200 cmL) at the connecting part, and as a result, the effective area will only be 75% if the peripheral area is taken into account. I was thinking.

本発明はかかる工程の複雑さを排除し、有効面積が86
〜97係例えば92%Kまで高めることができるという
きわめて画期的な光電変換装置を提供することKある。
The present invention eliminates such process complexity and reduces the effective area to 86.
It is an object of the present invention to provide an extremely innovative photoelectric conversion device that can increase K up to, for example, 92%.

以下に図面に従ってその実施例の詳細を示す。The details of the embodiment are shown below according to the drawings.

第2図は本発明の製造工程を示すたて断面図で。FIG. 2 is a vertical sectional view showing the manufacturing process of the present invention.

ある0 図面において透光性基板(1)例えばガラス板(例えば
厚さ1.2mm、長さく図面では左右方向960am、
巾20cm)を用いた。さらにこの上面に全面にわたっ
て透光性導電膜例えば工TO(約1500大)+S n
 0L(200〜400λ〕または・・ロゲン元素が添
加された酸化スズを主成分とする透光性導電膜(150
0〜2000 X)を真空蒸着法、LPCVD法または
プラズマCVD法またはスプレー法により形成させた。
0 In the drawings, the transparent substrate (1) is, for example, a glass plate (for example, 1.2 mm thick, 960 am long in the horizontal direction in the drawings,
A width of 20 cm) was used. Furthermore, a light-transmitting conductive film such as TO (approximately 1500)+S n is applied to the entire upper surface.
0L (200-400λ) or...A transparent conductive film (150
0 to 2000X) was formed by a vacuum evaporation method, an LPCVD method, a plasma CVD method, or a spray method.

この後この基板の下側または下側より、YAGレーザ加
工機(日本レーザ製)Kより出力5〜8W出力を加え、
スポット径30〜’70pf代表的には50μ中をマイ
クロコンピュータを制御して照射しその走査によシスク
ライブライン用開溝01を形成させ、各素子間に第1の
電極(2)を作製した。
After that, an output of 5 to 8 W is applied from a YAG laser processing machine (manufactured by Nippon Laser) K to the lower side or lower side of this substrate.
A spot diameter of 30 to 70 pf (typically 50 μm) was irradiated under the control of a microcomputer, and an open groove 01 for a syscall line was formed by scanning, and a first electrode (2) was created between each element. .

スクライビングによ多形成された開溝(13は、巾約5
0μ長さ20cm深さは第1c電極それぞれを完全に切
断分離した。このため図面において明らかな如く、基板
(1)の一部をえぐる(凹部を形成する〕こともあった
。かくして第1の素子(31)および第2の素子(1]
)を構成する巾は円0〜20mmとした。
Open grooves formed by scribing (13 is approximately 5 mm wide)
Each of the 1c electrodes was completely cut and separated at a length of 0μ and a depth of 20cm. For this reason, as is clear from the drawings, a part of the substrate (1) was sometimes gouged out (a recess was formed).Thus, the first element (31) and the second element (1)
) was set to have a width of 0 to 20 mm.

以上のレーザスクライブ方式によシ、第1の電極を構成
するc T F (2)を切断分離して開溝を形成した
。この後この上面にプラズマCVD法またはLPCVD
法によりPNまたはP工N接合を有する非単結晶半導体
層(3)を0.2〜0.7μ代表的には0.4〜0,5
μの厚さに形成させた。その代表例はP型半導体(Si
XO+−x X=0.250〜150A)−工型アモル
ファスまたはセミアモルファスのシリコン半導体(0゜
4〜0.5p)−N型の微結晶(100〜200 M)
を有する半導体よシなる1つのPIN接合を有する非単
結晶半導体、またはP型半導体(S i X (!+−
、! )−N型、P型Si半導体−■型5iXGe+−
A半導体−N型Si半導体よりなる2つのP工N接合と
1つ(7)PN接合を有するタンデム型のP工NP工N
・・・・P工N接合の半導体(3)である。
Using the above laser scribing method, cTF(2) constituting the first electrode was cut and separated to form open grooves. After this, plasma CVD or LPCVD is applied to this upper surface.
The non-single crystal semiconductor layer (3) having a PN or P-N junction is formed by a method with a thickness of 0.2 to 0.7μ, typically 0.4 to 0.5μ.
It was formed to a thickness of μ. A typical example is a P-type semiconductor (Si
XO+-x
A non-single crystal semiconductor with one PIN junction, or a P-type semiconductor (S i X (!+-
,! ) - N type, P type Si semiconductor - ■ type 5iXGe + -
A-semiconductor - Tandem-type P-NP-N having two P-N junctions and one (7) PN junction made of N-type Si semiconductor.
...P-N junction semiconductor (3).

かかる非単結晶半導体(3)を全面にわたって均一の膜
厚で形成させた。、さらに第2図(B) K示される如
く、第1の開溝03の左方向側に第2の開溝(18)を
第2のレーザスクライブ工程にょシ形成させた。
Such a non-single crystal semiconductor (3) was formed to have a uniform thickness over the entire surface. Furthermore, as shown in FIG. 2(B), a second open groove (18) was formed on the left side of the first open groove 03 by a second laser scribing process.

コノv−サバiラス(1)の下方向またはこの基板の上
方のいずれからも行なってよい。
It may be carried out either from below the Cono V-Savarus (1) or from above this substrate.

かくして第2の開溝08)は第1の電極の側面を(8)
(9)を露出させた。この第2の開溝の側面(9)は第
1の電極(3りの側面aQよシ左側であればよく、即ち
第1の素子の第117;電極位置上にわたって設けら。
Thus, the second open groove 08) extends along the side surface of the first electrode (8).
(9) was exposed. The side surface (9) of this second groove may be provided on the left side of the first electrode (3) side surface aQ, that is, provided over the 117th electrode position of the first element.

れていることが特徴である。そしてこの極端な例として
、第2図(B) K示される如く、第1の電極(31)
の内部に入ってしまってもよい。さらに本発明は従来例
に示される如く、第1の電極の表面o4)(第1図参照
)を露呈させることは必ずしも必要ではなく、レーザ光
が5〜IOWで多少強すぎて、とのCTF(3’7)の
深さ方向¥すべてを除去してしまい、その結果側面(8
)K第2図(c)で第2の電極(38)が密接しても実
用上例ら問題はない。即ちレーザ光の出力パルスの強さ
に余裕を与えることができることが本発明の工業的応用
の際きわめて重要である。
It is characterized by the fact that As an extreme example of this, as shown in FIG. 2(B), the first electrode (31)
You may even get inside the . Furthermore, as shown in the conventional example, the present invention does not necessarily require exposing the surface o4 of the first electrode (see Fig. 1), and the CTF (3'7) was removed in the depth direction, and as a result, the side surface (8
)K There is no practical problem even if the second electrode (38) is placed in close contact with each other in FIG. 2(c). That is, it is extremely important for the industrial application of the present invention to be able to provide a margin for the intensity of the output pulse of the laser beam.

第2図において、さらにこの土面に第2図(C) K示
される如く、裏面の第2の電極(4)を形成し、さらに
第3のレーザスクライブ法の切断分離用の開溝(イ)を
設けた。
In FIG. 2, a second electrode (4) on the back side is further formed on this soil surface as shown in FIG. ) was established.

にその上面に銀を300〜5oooiの厚さに形成しさ
らにその上面にアルミニュームまたはアルミニュームと
ニッケルとの2層膜を形成させた。例えばIT、Oを1
050′:A1銀を:hooo黴さらに=ッヶルτlり
UQAの二層構造とした。この工T○と銀は裏面側での
入射光(10)の反射を促がし、600〜800nmの
長波長光を有効に光電変換させるためのものである。さ
らにニッケルは外部引出し電極(ハ)との密着性を向上
させるためのものである。これらは電子ビーム蒸着法ま
たはプラズマCVD法を用いて半導体層を劣化させる3
00°C以下の温度で形成させた。
Silver was formed on the upper surface to a thickness of 300 to 500 mm, and then aluminum or a two-layer film of aluminum and nickel was formed on the upper surface. For example, IT, O is 1
050': A1 silver was made into a two-layered structure of :hooo mold and UQA. This T○ and silver promote reflection of the incident light (10) on the back surface side and effectively photoelectrically convert long wavelength light of 600 to 800 nm. Furthermore, nickel is used to improve adhesion with the external lead electrode (c). These degrade the semiconductor layer using electron beam evaporation or plasma CVD.
It was formed at a temperature below 00°C.

この工Toは半導体(3)と裏面電極(4)との化学反
応による信頼性低下の防止、即ち信頼性の向上にも役立
っている。
This process also helps to prevent a decrease in reliability due to a chemical reaction between the semiconductor (3) and the back electrode (4), that is, to improve reliability.

かくの如き裏面電極をレーザ光を上方より照射して第2
の電極を切断分離して開溝(20)を形成した場合を示
している。このレーザ光は半導体特に上面に密接するN
またはP型の半導体層を少しえぐシ出しく40)隣シあ
った第1の素子(31)第2の素子(1)間の開溝部で
の残存金属または導電性半導体によト るクロスY−り(リーク電流)の発生を防止した。
The back electrode like this is irradiated with laser light from above and the second
This shows the case where the electrode is cut and separated to form an open groove (20). This laser light is applied to the N
Or, cut out a little of the P-type semiconductor layer. This prevents the occurrence of leakage current.

特にこの半導体(3)がP型半導体層(42)、N型半
導体層(43)、N型半導体層(4つと例えば1つのP
工N接合を有し、このN型半導体層が微結晶または多結
晶構造を有する。その電気伝導度が1〜zoo(acm
)と高い伝導度を持つ場合、本発明のN型半導体層をえ
ぐり出し凹部に半導体を設けてリーク電流発生を防止す
ることはきわめて重要であった。このえぐシ出しは工型
半導体層をこえ?第1の電極用0CTF Kまで到達し
ないことか好ましい。本発明はレーザ光により開溝形成
を第2の電極のみでなく、その下側CPまたはN型半導
体層をも除去し、さらにその下側の0.2μ以上ある■
型半導体層の中間でとめることができるため、との工型
半導体層の厚さ分の余裕を開溝部に1成の(f文工程に
持たせることができることが工業−ヒ重要である。
In particular, this semiconductor (3) includes a P-type semiconductor layer (42), an N-type semiconductor layer (43), an N-type semiconductor layer (4 and, for example, one P-type semiconductor layer).
This N-type semiconductor layer has a microcrystalline or polycrystalline structure. Its electrical conductivity is 1~zoo (acm
), it is extremely important to hollow out the N-type semiconductor layer of the present invention and provide a semiconductor in the recessed portion to prevent leakage current generation. Does this extraction go beyond the molded semiconductor layer? It is preferable that the temperature does not reach 0CTF K for the first electrode. The present invention removes not only the second electrode but also the CP or N-type semiconductor layer below the second electrode by forming an open groove using a laser beam, and furthermore, the groove is formed below the second electrode by 0.2μ or more.
Since it can be stopped in the middle of the mold semiconductor layer, it is important in industry to be able to provide an allowance for the thickness of the mold semiconductor layer in the opening groove part during the single-layer process.

かくして第2図(0) K示される如く、複数の素子(
31) (1υを連結部で直列接続する光電変換装置を
作ることができた。
Thus, as shown in FIG. 2(0), a plurality of elements (
31) (We were able to create a photoelectric conversion device that connects 1υ in series at the connecting part.

第2図”(D)はさらに本発明を光量変換装置として完
成させんとしたものでアリ、即ちパッシベーション膜と
してプラズマ気相法によシ窒化珪素膜Q])を500〜
2000大の厚さに形成させ、各素子間のリーク電流の
発生を防いだ。さらに外部引出し端子(ハ)を周辺部(
5)Kで設けた。これらにポリイミドポリアミド、カプ
トンまたはエポキシ等の有機樹脂(ハ)を充填した。
Figure 2 (D) shows the attempt to further complete the present invention as a light amount conversion device, in which a silicon nitride film Q]) of 500~
It was formed to a thickness of 2,000 mm to prevent leakage current between each element. Furthermore, connect the external lead terminal (c) to the peripheral part (
5) Provided with K. These were filled with an organic resin (c) such as polyimide polyamide, Kapton or epoxy.

かくして照射光00)K対しこの実施例の如き基板(6
0cmX20cm) において各素子を巾14゜35m
m連結部の巾150μ、外部引出し電極部の巾10mm
周辺部4mm Kよシ、実質的K 580mmX1!;
12mm内に40段を有し、有効面積(19zmmx1
4.35mmX40段 1102 c m2即ち91゜
8%つを得ることができた。その結果セグメン、トが1
0.6係の変換効率を有する場合、パネルにて9.7%
 (AMI (1oomw/cJ)にて11.6Wの出
力電力を有せしめることができた。
Thus, for the irradiation light 00)K, the substrate (6
0cm x 20cm), each element has a width of 14°35m.
Width of m connection part 150μ, width of external extraction electrode part 10mm
Peripheral area 4mm K, actual K 580mm x 1! ;
It has 40 stages within 12mm, and the effective area (19zmm x 1
It was possible to obtain 4.35 mm x 40 stages of 1102 cm2, or 91°8%. As a result, segment t is 1
If the conversion efficiency is 0.6, the panel will have a conversion efficiency of 9.7%.
(It was possible to have an output power of 11.6 W at AMI (1 oomw/cJ).

これは従来のマスク合せ方式で行なった場合の55%(
40段の場合)に比べてきわめて著しい効果である。さ
らに金属マスクを全く用いないため、大面積パネルの製
造工程において何らの工業上の支障がなく、大電力発生
用の大面積低価格大量生産用にきわめて適している。
This is 55% (
This is a very significant effect compared to the case of 40 stages). Furthermore, since no metal mask is used, there is no industrial problem in the manufacturing process of large-area panels, making it extremely suitable for large-area, low-cost mass production for generating large amounts of power.

以上の実施例において明らかなように、本発明によシ第
2の電極を形成するためのレーザスクライブ法での切断
分離にょシ、第2の電極下のNまたはP型半導体層をも
同時に除去したため、この2つの電極間のリーク電流か
10 mA/cmよシ1o−A/cmKまで下げること
ができた。このため一般民生用においては第2図(D)
の窒化珪素膜コーティングCυを省略することも可能に
なった。
As is clear from the above embodiments, when the present invention is used to cut and separate the second electrode using the laser scribing method, the N- or P-type semiconductor layer under the second electrode is also removed at the same time. Therefore, the leakage current between these two electrodes could be reduced from 10 mA/cm to 10-A/cmK. For this reason, for general consumer use, Fig. 2 (D)
It has also become possible to omit the silicon nitride film coating Cυ.

さらにまた第1の電極と第2の電極との電気的連結を第
1の電極の側部で行なうことができるため、このコンタ
クト部の必要面積、を従来方法に比べて1/10以下に
十分少なくさせ得るため、ひいてはパネルの有効面積の
向上に役立つことができたO 第3図は3回のレーザスクライブ工程での開溝を作る最
も代表的なそれぞれの開溝の位置関係を示したたて断面
図および平面図(端部)である。
Furthermore, since the electrical connection between the first electrode and the second electrode can be made on the side of the first electrode, the area required for this contact portion can be reduced to 1/10 or less compared to the conventional method. Figure 3 shows the positional relationship of the most typical grooves created in three laser scribing processes. FIG. 2 is a cross-sectional view and a plan view (end portion).

番号等は第2図と同様である。Numbers etc. are the same as in FIG. 2.

第3図(A)ハ第1の開溝oつ、第1(7)素子(31
)、第2の素子0])、連結部0躇を有している。
FIG. 3(A) C: First open groove o, first (7) element (31
), a second element 0]), and a connecting portion 0.

図面よシ明らかな如く、第1の開溝o3は基板(1)を
少しえぐっている。さらに第2の開溝(leは第1の素
子を構成すべき半導体(3)と第1の電極(2)にわた
って設けられ、これらいずれをも除去させている。その
ためこの第1の素子(31)の第1の電極(2)と第2
の素子0υの第2の電極とが連結部αつにてこの第2の
電極より延びた導体により、第1の電極(2)の細面(
8)で電気的に連結され、2つの素子が直列接続されて
いる。
As is clear from the drawing, the first groove o3 slightly hollows out the substrate (1). Further, a second open groove (le) is provided across the semiconductor (3) that constitutes the first element and the first electrode (2), and both of these are removed. ) of the first electrode (2) and the second electrode (2) of
The narrow surface (
8), and the two elements are connected in series.

さらに図面において、PNまたはP工N接合を少なくと
も1つ有する半導体(3)ここでは1つのS I X 
0r−q (0< X< 1) P型(42)−I型5
i(43)−微結晶化したiJ型5i(44)よ°シな
る1つのP工N接合を有する半導体が設けられている。
Further in the drawing, a semiconductor (3) with at least one PN or P-N junction is shown, here one S I
0r-q (0<X<1) P type (42)-I type 5
A semiconductor having one P-N junction such as i(43)-microcrystallized iJ type 5i(44) is provided.

この半導体の特にN型半導体(44)をつきぬけ丁型半
導体(43)に示す第3の開溝(4)がその溝の深さを
有している。かくして杭1および第2の素子(31)α
υのそれぞれの第2の電極(4)を電気的に切断分離さ
れ、かつこの電極間のリークをも10  A/cm(1
cm巾あたり10Aのオーダの克)以下に小さくするこ
とができた。
The third opening groove (4) shown in the knife-shaped semiconductor (43) through this semiconductor, especially the N-type semiconductor (44), has the depth of the groove. Thus the pile 1 and the second element (31) α
The second electrodes (4) of each of the
It was possible to reduce the size to less than 10A per cm width.

長期間の信頼性向上にはさらに第2図(B) K示す如
く、窒化珪素膜のコーテイング膜をその上面にプラズマ
CVD法で作製すればよい。さらにこの第3の開溝は、
第Yの素≠頚にわたって設けられその方向にレーザスク
ライブ44G  のむいゆ14tヂすることによシ例え
ばとのスクライブ用スポットが75μ+(yおいて左方
向75μゝど方向30μの105μもの巾を有していた
。これは一般にスクライビング精度が±15μであるこ
とを考えると、十分量産性を有するものであることがわ
かる。
In order to improve long-term reliability, a coating film of silicon nitride film may be formed on the upper surface by plasma CVD, as shown in FIG. 2(B)K. Furthermore, this third open groove is
The Yth element ≠ the neck is provided, and by applying the laser scribe 44G 14t in that direction, the scribing spot has a width of 105μ, for example, 75μ + (75μ in the left direction in y and 30μ in the direction). Considering that the scribing accuracy is generally ±15 μ, it can be seen that this is sufficient for mass production.

第3図(B)は平面図を示し、またその端部(図面で下
側)において第1、第2、第3の開溝α3.(]、8)
、翰が設けられている。この方向でのリークをよシ少な
くするため、半導体(3)が第1の電極(2)をおおう
構造にして第1、第2の電極間でのショートを少なくさ
せることが特徴である。
FIG. 3(B) shows a plan view, and the first, second and third open grooves α3. (], 8)
, a fence is provided. In order to further reduce leakage in this direction, the structure is such that the semiconductor (3) covers the first electrode (2), thereby reducing short circuits between the first and second electrodes.

この図面において、第11第2C開溝巾50〜30μ、
第3の開溝中75〜50μ(金属においては少しレーザ
光の横方向への伝導がよいため少し巾広になる)を有し
、連結部の巾150〜100μを有せしめることができ
た。
In this drawing, the 11th 2nd C opening groove width is 50 to 30μ,
The width of the third open groove was 75 to 50 μm (metal is slightly wider because the laser beam conducts in the lateral direction a little better), and the width of the connecting portion was 150 to 100 μm.

第4図(A)は連結部α埠において第2のレーザスクラ
イブ工程を基板の上方より行ない、開溝αfGにおいて
第1の電極のCTFの一部を残存させた場合である。
FIG. 4(A) shows a case where the second laser scribing step is performed from above the substrate at the connecting portion α, and a part of the CTF of the first electrode remains in the open groove αfG.

第4図(B)は第1の開溝部03、第2の開溝部08)
とが最接近した場合であり、第1の電極の側面0Oと第
2の電極の側面(9)とが半導体(3)によって絶縁さ
れており、さらに第3の開溝部翰を第3図よりも右より
に第1の素子側にわたって設ける巾を少なくして連結部
に必要な、ロス面積を最少にしたもので、lOOμ〜6
0μの巾の連結部を有せしめることができた。
Fig. 4(B) shows the first open groove part 03 and the second open groove part 08)
This is the case in which the side surface 0O of the first electrode and the side surface (9) of the second electrode are insulated by the semiconductor (3), and the third open groove part 0O is insulated from the side surface (9) of the second electrode. The width provided over the first element side on the right side is reduced to minimize the loss area required for the connection part, and lOOμ ~ 6
It was possible to have a connecting portion with a width of 0μ.

以上のYAGレーザのスポット層をその出力3〜5W(
30μ)5〜8W(50μ)を用いた場合であるがさら
にそのスポット径を技術思想において小さくすることに
より、この連結部をよシ小さく、ひいては光電変換装置
としての有効面積をより向上させることができるという
進歩性を有している。
The above YAG laser spot layer has an output of 3 to 5 W (
30μ) 5 to 8W (50μ) is used, but by further reducing the spot diameter based on the technical concept, it is possible to further reduce the size of this connection portion and further improve the effective area as a photoelectric conversion device. It has an inventive step in that it can be done.

第5図は電卓用等の大きなパネルより小さな光電変換装
置Y同時に多量製造せんとした時の外部引出し電極部を
拡大して示し7たものである。
FIG. 5 is an enlarged view of the externally drawn electrode portion when the photoelectric conversion device Y, which is smaller than a large panel for a calculator or the like, is to be manufactured in large quantities at the same time.

第5図(A)は第2図に対応しているが、外部引出し電
極部(5)は導電性ゴム電極(47)に接触するパッド
(49)を有し、このパッド(49)は第2の電極(上
側電極)(4)と連結している。この時電極(47)の
加圧が強すきてパッド(49)がその下の第1の電極(
2)と半導体(3)をつきぬけてもショートしないよう
に開溝0島が設けられている。また外側部は開溝0―で
切断分離されている。さらに第5図(B)は下側の第1
の電極(2)に連結した他のパッド(48)が第2の電
極材料により(旧ニて4春して設けられている。
FIG. 5(A) corresponds to FIG. 2, but the external extraction electrode part (5) has a pad (49) that contacts the conductive rubber electrode (47), and this pad (49) It is connected to the second electrode (upper electrode) (4). At this time, the pressure on the electrode (47) is so strong that the pad (49) is pressed against the first electrode (
2) and the semiconductor (3), an open groove 0 island is provided so as not to cause a short circuit even if the semiconductor (3) is passed through. Moreover, the outer part is cut and separated by an open groove 0-. Furthermore, Fig. 5 (B) shows the lower first
Another pad (48) connected to the electrode (2) is provided with a second electrode material.

さらにパッド(4食は導電性ゴム電極(46)と接触し
数の光電変換装置を作ることかできるという特徴を有す
る。例えば20cmX60cmのパネルにて6cmX1
.5cmの光電変換装置(電卓用)を作らんとすると、
一度に130個の電卓用太陽電池を作ることができるこ
とがわかる。つまり光電変換装置は有機樹脂モールド(
イ)で電極部(5)、(45)を除いておおわれておシ
、この後小電力用太陽電池を作る場合はガラス切シで切
断すればよい。またさらにこのパネル例えば40cmX
20cmまたは60cmXX40cmのNEDO規格の
犬゛電力用のパネルを設けることが可能である。
In addition, the pad (4 pads) has the characteristic that it can contact the conductive rubber electrode (46) and make several photoelectric conversion devices. For example, in a 20 cm x 60 cm panel, a 6 cm x 1
.. If you try to make a 5cm photoelectric conversion device (for a calculator),
It turns out that 130 solar cells for calculators can be made at one time. In other words, the photoelectric conversion device is an organic resin mold (
In step (a), the electrode parts (5) and (45) are covered, and then cut with a glass cutter if a small power solar cell is to be made. Furthermore, this panel, for example, 40cm
It is possible to provide panels for NEDO standard dog power of 20cm or 60cmXX40cm.

またとのNEDO規格のパネルはシーフレックスによシ
他のガラス板を本発明の光電変換装置の反射面側(図面
では上側)Kはりあわせて合せガラスとし、その間に光
電変換装置を配置し、風圧、雨等に対し機械強度の増加
をはかることも有効である。
In addition, the NEDO standard panel is made of Seaflex, and the reflective surface side (upper side in the drawing) of the photoelectric conversion device of the present invention is laminated with another glass plate, and the photoelectric conversion device is placed between them. It is also effective to increase mechanical strength against wind pressure, rain, etc.

第2図〜第5図において光入射は下側のガラス板よりと
した。しかし本発明はその光入射側を下側に限定するも
のではない。
In FIGS. 2 to 5, light was incident from the lower glass plate. However, the present invention does not limit the light incident side to the lower side.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は従来の光電変換装置のたて断面図である0 第2図は本発明の光電変換装置の製造工程を示すたて断
面図である。 第3図は本発明の光電変換装置cたて断面図および平面
図の部分の拡大図である。 第4図〜第5図は本発明の他の光電変換装置の部分拡大
をしたたて断面図である。 IJI+ 1’l  ・  1・ 3112       I+ 宅11図 C0) 31   12  I+ 1□ μ(17 ン4tの 2ど  2o   4r CD) J5【の
FIG. 1 is a vertical cross-sectional view of a conventional photoelectric conversion device. FIG. 2 is a vertical cross-sectional view showing the manufacturing process of the photoelectric conversion device of the present invention. FIG. 3 is an enlarged view of a vertical sectional view and a plan view of the photoelectric conversion device of the present invention. 4 and 5 are partially enlarged longitudinal sectional views of another photoelectric conversion device of the present invention. IJI+ 1'l ・ 1 ・ 3112 I+ House 11 Diagram C0) 31 12 I+ 1□ μ (17 4t's 2nd 2o 4r CD) J5['s

Claims (1)

【特許請求の範囲】 1、絶縁基板上に透光性導電膜の第1の電極と該電極士
のPN捷たはP工N接合を少なくとも1つ有する非単結
晶半導体と、該半導体上に第2の電極とを有する光電変
換素子を複数個互いに電気的に直列接続せしめて前記絶
縁基該開溝下の前記第2の電極と密接したNまたはP型
の半導体層をも分離して設けられたことを特徴とする光
電変換装置。 2、特許請求の範囲第1項において、第1および第2の
素子の第2の電極を分離する開溝は前記第1の素子の半
導体上にわたって設けられたことを特徴とする光電変換
装置。
[Claims] 1. A non-single crystal semiconductor having a first electrode of a transparent conductive film on an insulating substrate and at least one PN junction or P-N junction of the electrode, and A plurality of photoelectric conversion elements having a second electrode are electrically connected to each other in series, and an N- or P-type semiconductor layer in close contact with the second electrode under the insulating base groove is also provided separately. A photoelectric conversion device characterized by: 2. The photoelectric conversion device according to claim 1, wherein the groove separating the second electrodes of the first and second elements is provided over the semiconductor of the first element.
JP57206808A 1982-11-24 1982-11-24 Photoelectric conversion device Granted JPS5996779A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57206808A JPS5996779A (en) 1982-11-24 1982-11-24 Photoelectric conversion device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57206808A JPS5996779A (en) 1982-11-24 1982-11-24 Photoelectric conversion device

Publications (2)

Publication Number Publication Date
JPS5996779A true JPS5996779A (en) 1984-06-04
JPH0419713B2 JPH0419713B2 (en) 1992-03-31

Family

ID=16529426

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57206808A Granted JPS5996779A (en) 1982-11-24 1982-11-24 Photoelectric conversion device

Country Status (1)

Country Link
JP (1) JPS5996779A (en)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS603164A (en) * 1983-06-21 1985-01-09 Sanyo Electric Co Ltd Manufacture of photovoltaic device
JPS6059785A (en) * 1983-09-12 1985-04-06 Semiconductor Energy Lab Co Ltd Photoelectric conversion device and manufacture thereof
JPS60100480A (en) * 1983-11-04 1985-06-04 Semiconductor Energy Lab Co Ltd Manufacture of photoelectric converter
JPS60100479A (en) * 1983-11-04 1985-06-04 Semiconductor Energy Lab Co Ltd Photoelectric converter
JPS60100481A (en) * 1983-11-05 1985-06-04 Semiconductor Energy Lab Co Ltd Photoelectric converting semiconductor device
JPS6116579A (en) * 1984-07-03 1986-01-24 Sanyo Electric Co Ltd Integrated type solar cell
JPS63179581A (en) * 1987-01-20 1988-07-23 Sanyo Electric Co Ltd Photovoltaic device and manufacture thereof
JP2013508945A (en) * 2009-10-15 2013-03-07 エルジー イノテック カンパニー リミテッド Photovoltaic power generation apparatus and manufacturing method thereof
JP2014093376A (en) * 2012-11-01 2014-05-19 Kaneka Corp Thin film photoelectric conversion device manufacturing method

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5651880A (en) * 1979-10-04 1981-05-09 Fuji Electric Co Ltd Amorphous semiconductor photocell
JPS57176778A (en) * 1981-03-31 1982-10-30 Rca Corp Solar battery array

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5651880A (en) * 1979-10-04 1981-05-09 Fuji Electric Co Ltd Amorphous semiconductor photocell
JPS57176778A (en) * 1981-03-31 1982-10-30 Rca Corp Solar battery array

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS603164A (en) * 1983-06-21 1985-01-09 Sanyo Electric Co Ltd Manufacture of photovoltaic device
JPS6059785A (en) * 1983-09-12 1985-04-06 Semiconductor Energy Lab Co Ltd Photoelectric conversion device and manufacture thereof
JPH0566754B2 (en) * 1983-09-12 1993-09-22 Handotai Energy Kenkyusho
JPH0566755B2 (en) * 1983-11-04 1993-09-22 Handotai Energy Kenkyusho
JPS60100479A (en) * 1983-11-04 1985-06-04 Semiconductor Energy Lab Co Ltd Photoelectric converter
JPS60100480A (en) * 1983-11-04 1985-06-04 Semiconductor Energy Lab Co Ltd Manufacture of photoelectric converter
JPH0566756B2 (en) * 1983-11-04 1993-09-22 Handotai Energy Kenkyusho
JPS60100481A (en) * 1983-11-05 1985-06-04 Semiconductor Energy Lab Co Ltd Photoelectric converting semiconductor device
JPH0476226B2 (en) * 1983-11-05 1992-12-03 Handotai Energy Kenkyusho
JPS6116579A (en) * 1984-07-03 1986-01-24 Sanyo Electric Co Ltd Integrated type solar cell
JPS63179581A (en) * 1987-01-20 1988-07-23 Sanyo Electric Co Ltd Photovoltaic device and manufacture thereof
JPH0558676B2 (en) * 1987-01-20 1993-08-27 Sanyo Electric Co
JP2013508945A (en) * 2009-10-15 2013-03-07 エルジー イノテック カンパニー リミテッド Photovoltaic power generation apparatus and manufacturing method thereof
US8822809B2 (en) 2009-10-15 2014-09-02 Lg Innotek Co., Ltd. Solar cell apparatus and method for manufacturing the same
JP2014093376A (en) * 2012-11-01 2014-05-19 Kaneka Corp Thin film photoelectric conversion device manufacturing method

Also Published As

Publication number Publication date
JPH0419713B2 (en) 1992-03-31

Similar Documents

Publication Publication Date Title
US6184056B1 (en) Process for producing solar cells and solar cells produced thereby
JPS63232376A (en) Manufacture of photovoltaic device
US4663494A (en) Photovoltaic device
JPH0518274B2 (en)
JPS5996779A (en) Photoelectric conversion device
JPS5996778A (en) Manufacture of photoelectric conversion device
JPS5996780A (en) Photoelectric conversion device
JPS6059784A (en) Manufacture of photoelectric conversion semiconductor device
JPH0566754B2 (en)
GB2133617A (en) Photoelectric conversion device and method of manufacture
JPS6018973A (en) Photoelectric conversion semiconductor device
JPS6357952B2 (en)
JPH077168A (en) Photoeletcric conversion semiconductor device
JPS5996783A (en) Photoelectric conversion device
JPS58196061A (en) Electrode formation for thin film semiconductor device
JPH065779B2 (en) Method for manufacturing solar cell device
JPH06112514A (en) Manufacture of photoelectric conversion semiconductor device
JP2001036104A (en) Solar battery module
JPS62295467A (en) Photoelectric convertor
JPS59155973A (en) Photoelectric conversion semiconductor device
JPS6331951B2 (en)
JPS5994885A (en) Photoelectric conversion device
JPS59155974A (en) Manufacture of photoelectric converter
JPS6254478A (en) Optoelectric transducer
JPH0758797B2 (en) Method for manufacturing photoelectric conversion semiconductor device