JPH0419713B2 - - Google Patents

Info

Publication number
JPH0419713B2
JPH0419713B2 JP57206808A JP20680882A JPH0419713B2 JP H0419713 B2 JPH0419713 B2 JP H0419713B2 JP 57206808 A JP57206808 A JP 57206808A JP 20680882 A JP20680882 A JP 20680882A JP H0419713 B2 JPH0419713 B2 JP H0419713B2
Authority
JP
Japan
Prior art keywords
electrode
photoelectric conversion
conductive film
open groove
single crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP57206808A
Other languages
Japanese (ja)
Other versions
JPS5996779A (en
Inventor
Shunpei Yamazaki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP57206808A priority Critical patent/JPS5996779A/en
Publication of JPS5996779A publication Critical patent/JPS5996779A/en
Publication of JPH0419713B2 publication Critical patent/JPH0419713B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/042PV modules or arrays of single PV cells
    • H01L31/0445PV modules or arrays of single PV cells including thin film solar cells, e.g. single thin film a-Si, CIS or CdTe solar cells
    • H01L31/046PV modules composed of a plurality of thin film solar cells deposited on the same substrate
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy

Landscapes

  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Engineering & Computer Science (AREA)
  • Sustainable Energy (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Photovoltaic Devices (AREA)

Description

【発明の詳細な説明】 この発明は、PIN接合を少なくとも1つ有する
アモルフアス半導体を含む非単結晶半導体を透光
性絶縁基板上に設けられた光電変換素子(単に素
子ともいう)を複数個電気的に直列接続して、高
い電圧の発生が可能な光電変換装置およびその作
製方法に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention provides a method for converting a non-single crystal semiconductor including an amorphous semiconductor having at least one PIN junction into a plurality of photoelectric conversion elements (also simply referred to as elements) provided on a transparent insulating substrate. The present invention relates to a photoelectric conversion device that can be connected in series to generate a high voltage, and a method for manufacturing the same.

この発明は、複数の素子間の連結に必要な面積
を従来のマスク合わせ方式の1/10〜1/100にする
ため、レーザスクライブ方法を用いたことを特徴
としている。
The present invention is characterized in that a laser scribing method is used to reduce the area required for connecting a plurality of elements to 1/10 to 1/100 of the conventional mask alignment method.

この発明は、第1および第2の素子の第2の電
極の分離を行う開溝を、この電極下のPIN接合を
有する半導体のPまたはN型の半導体層を分離切
断して設けることにより、第2の素子の第2の電
極から第1の素子の第2の電極へとリーク電流が
発生しないようにすることを目的としている。
The present invention provides an opening groove for separating the second electrodes of the first and second elements by separating and cutting the P or N type semiconductor layer of the semiconductor having the PIN junction under the electrode. The purpose is to prevent leakage current from occurring from the second electrode of the second element to the second electrode of the first element.

このため、第1および第2の素子の第2の電極
を分離する開溝は、第1の素子の半導体上にわた
つて設けることにより、製造上の歩留まり向上の
冗長度を設けたことを特徴としている。
For this reason, the groove separating the second electrodes of the first and second elements is provided over the semiconductor of the first element to provide redundancy to improve manufacturing yield. It is said that

この発明は、連結部での電気的接合を第1の素
子の第1の電極を構成する透光性導電膜(CTF
という)の表面または側面に第2の素子の第2の
電極を延在して密接せしめて用いることにより、
連結部での必要面積を減少せしめたことを特徴と
している。
In this invention, the electrical connection at the connecting portion is made using a transparent conductive film (CTF) that constitutes the first electrode of the first element.
By extending the second electrode of the second element to the surface or side surface of the
It is characterized by a reduction in the area required at the connecting part.

このため、第1および第2の素子の半導体を分
離する開溝は、第1の素子の第1の電極位置上に
わたつて設け、製造上の冗長度(余裕度)を与え
ることを特徴としている。
For this reason, the groove separating the semiconductors of the first and second elements is provided over the first electrode position of the first element to provide redundancy (margin) in manufacturing. There is.

従来、マスク合わせ方式において、その連結部
は5〜1mmの巾を必要としていたが、これをその
1/10〜1/100の350〜30μm、好ましくは200〜50μ
mとすることにより、この連結部を10〜50段必要
とするハイブリツド方式において、光電変換装置
として用いられる全パネルの光起電力発生用の面
積(有効面積または実効面積という)が、従来の
75〜50%より97〜90%にまで高められ、実効変効
率を10〜20%も実質的に向上せしめたことを特徴
としている。
Conventionally, in the mask alignment method, the connecting part required a width of 5 to 1 mm, but this is 1/10 to 1/100 of that width, 350 to 30 μm, preferably 200 to 50 μm.
m, the area for photovoltaic generation (referred to as effective area or effective area) of all panels used as photoelectric conversion devices in hybrid systems that require 10 to 50 stages of connecting parts is smaller than that of conventional
It is characterized by increasing the effective conversion efficiency from 75 to 50% to 97 to 90%, substantially improving the effective conversion efficiency by 10 to 20%.

この発明では、レーザビームスクライブ方式を
用いることにより、合わせマークを基準としてこ
のスクライブされるアドレスを予めコンピユータ
(マイクロ・コンピユータ)のメモリに記憶させ
ておくことにより、従来より知られたマスク合わ
せ方式で必要なマスクのずれ、そり、合わせ精度
に対する製造歩留まりの低下等のすべての製造で
の価格増、歩留まり減の原因を一気に排除せしめ
たことを特徴とする。
In this invention, by using a laser beam scribing method, the address to be scribed is stored in advance in the memory of a computer (microcomputer) using the alignment mark as a reference. It is characterized by eliminating at once all causes of price increases and yield decreases in manufacturing, such as misalignment of masks, warping, and decreases in manufacturing yields relative to alignment accuracy.

従来、光電変換装置(以下単に装置という)即
ち同一基板上に複数の素子を配置し、それを集積
化またはハイブリツド化した装置はその実施例が
多く知られている。
Conventionally, many examples of photoelectric conversion devices (hereinafter simply referred to as devices), that is, devices in which a plurality of elements are arranged on the same substrate and are integrated or hybridized, are known.

例えば、特開昭55−4994、特開昭55−124274、
さらに本発明人の出願になる特願昭54−90097/
90098/90099(昭和54.7.16出願)が知られてい
る。例えば本発明人の出願になる特許願は、半導
体をSixC1-x−Siのヘテロ接合とし、単に他のア
モルフアスシリコン半導体を用いる場合と異なら
せており、さらにこの半導体として、アモルフア
ス構造以外に微結晶構造を含む水素またはハロゲ
ン元素が添加されたPIN接合を少なくとも1つ有
する非単結晶半導体を集積化またはハイブリツド
化したものであるという特徴を有する。
For example, JP-A-55-4994, JP-A-55-124274,
Further, patent application No. 54-90097/ filed by the present inventor
90098/90099 (filed on July 16, 1972) is known. For example, in the patent application filed by the present inventor, the semiconductor is a SixC 1-x -Si heterojunction, which is different from the case where other amorphous silicon semiconductors are simply used, and furthermore, this semiconductor has a structure other than an amorphous structure. It is characterized in that it is an integrated or hybridized non-single crystal semiconductor having at least one PIN junction to which hydrogen or halogen elements containing a microcrystalline structure are added.

しかしこれら従来の発明においては、第1図に
その縦断面図を示すが、すべてマスク合わせ方式
であり、合わせ精度が不十分で、また連結部に大
きな面積を必要としていた。
However, in these conventional inventions, as shown in FIG. 1, which is a vertical cross-sectional view, all of them employ a mask alignment method, which results in insufficient alignment accuracy and requires a large area for the connecting portion.

例えば、金属マスクを用いた場合、直接選択的
に導電層または半導体層を作製する方式において
は、この選択性を与えたマスクが被膜形成中に
0.5〜3mmずれてしまう場合がある。さらにこの
マスク上に被膜成分が形成されるため、マスクが
汚染され、またマスクがそつて形成される被膜の
周端部が明瞭でなくなり、隣合つた電極間のクロ
ストーク(リーク電流)の発生の要因となる等多
くの欠点を有するものであつた。
For example, when using a metal mask, in a method that directly selectively creates a conductive layer or a semiconductor layer, the mask that provides this selectivity is used during film formation.
There may be a deviation of 0.5 to 3 mm. Furthermore, since a film component is formed on this mask, the mask becomes contaminated, and the mask is warped, making the peripheral edge of the film formed unclear, resulting in crosstalk (leakage current) between adjacent electrodes. It had many drawbacks, such as being a factor in

さらに従来公知のスクリーン印刷法等において
は、基板上に全体的に形成された導体または半導
体を独立に選択的にマスクを用いてエツチング除
去する方法である。しかしかかる方法において
は、スクリーン印刷用のマスクの位置合わせの工
程、レジストのコーテイング工程、ベーク固化工
程、導体または半導体のエツチング工程、レジス
トの除去工程等きわめて工程に時間がかかり、そ
のため製造価格の上昇がまぬがれ得なかつた。
Furthermore, in conventionally known screen printing methods, conductors or semiconductors formed entirely on a substrate are independently and selectively etched away using a mask. However, in this method, the process is extremely time consuming, including the process of aligning the mask for screen printing, the process of coating the resist, the process of baking and solidifying, the process of etching the conductor or semiconductor, and the process of removing the resist, which increases the manufacturing cost. I couldn't escape.

しかし本発明の光電変換装置、特に薄膜型の光
電変換装置にあつては、それぞれの薄膜層である
電極用導電性層、また半導体層はともにそれぞれ
500Å〜1μmであり、レーザスクライブ方式を用
いることにより、全くマスク合わせを必要としな
いで作製することが可能なことが判明した。
However, in the photoelectric conversion device of the present invention, particularly in the thin film type photoelectric conversion device, both the conductive layer for electrodes and the semiconductor layer, which are each thin film layer, are
It was found that the thickness was 500 Å to 1 μm, and that by using a laser scribing method, it could be manufactured without requiring any mask alignment.

その結果、従来のマスク合わせ工程のかわりに
本発明においてはマスクを全く用いないためスク
ライブ工程というが、このスクライブ工程がマイ
クロ・コンピユータを併用することにより、きわ
めて簡単かつ高精度であり、装置の製造コストの
低下をもたらし、そのため500円/Wの製造も可
能となり、その製造規模の拡大により100〜200
円/Wも可能となるというきわめて画期的な光電
変換装置を提供することにある。
As a result, instead of the conventional mask alignment process, the present invention uses no masks at all, so it is called a scribing process, but this scribing process is extremely simple and highly accurate due to the combined use of a microcomputer. This brings about a reduction in costs, which makes it possible to manufacture products for 500 yen/W.
The object of the present invention is to provide an extremely innovative photoelectric conversion device that is capable of converting yen/W.

さらに本発明は、このレーザスクライブ工程を
用いるに加えて、そのスクライブラインの合わせ
精度に冗長(余裕)度をもたせたことが重要であ
る。そのため、隣合つた素子間の第1の電極(下
側)と他の素子の第2の電極(上側電極)とが第
2の電極より延在したリードにより第1の電極と
その側面または表面において電気的に連結される
ことにより、スクライブラインの開溝の位置に冗
長度をもたせることができた。
Furthermore, in the present invention, in addition to using this laser scribing process, it is important that the alignment accuracy of the scribe lines has a degree of redundancy (margin). Therefore, the first electrode (lower side) between adjacent elements and the second electrode (upper electrode) of the other element are connected to the first electrode and its side or surface by a lead extending from the second electrode. By electrically connecting the scribe lines with each other, it was possible to provide redundancy in the positions of the open grooves of the scribe lines.

以下に図面に従つて従来例および本発明の構造
を記す。
A conventional example and the structure of the present invention will be described below according to the drawings.

第1図は従来より知られたマスク合わせ方式の
光電変換装置の縦断面図である。
FIG. 1 is a longitudinal sectional view of a conventionally known photoelectric conversion device using a mask alignment method.

図面において透光性基板(例えばガラス板)1
上に第1の電極を構成する透光性導電膜(CTF
と略記する)を第1のマスク合わせ工程により選
択的に形成される。さらに半導体層3を第2のマ
スク合わせ工程により同様に選択的に形成され
る。さらに第3のマスク合わせ工程により第2の
電極4が設けられている。
In the drawing, a translucent substrate (e.g. glass plate) 1
A transparent conductive film (CTF) constituting the first electrode is placed on top.
) are selectively formed by the first mask alignment step. Further, the semiconductor layer 3 is selectively formed in the same manner by a second mask alignment step. Further, a second electrode 4 is provided by a third mask alignment step.

第1図において素子11,31との間に連結部
12を有し、連結部においてはCTFの一方の側
面16を半導体層3が覆い、他方のCTFの表面
14を半導体層3が覆わないようにするため、
CTFの間13は1〜5mm例えば3mmのすきまを
必要とする。さらに第1の電極37と第2の電極
38は14の表面で電気的に連結するが、この部
分を39の第2の電極がマスクのぼけで発生する
ひろがりをも含めてシヨートしてはいけないた
め、1〜5mm例えば3mmの間〓6を必要とする。
これら3つのマスクにはまつたくのセルフアライ
ン性がないため、連結部12においては1〜8mm
代表的には4mmを必要としてしまう。さらにこれ
を1mm以下とすると、そのマスク合わせ精度はき
わめて厳密であり、歩留まりが極端に低下してし
まう。この連結部12の間〓を5mm以上とする
と、例えば20cm×60cmに巾15mm(20cm×15mm)の
素子、端部5mmを作製せんとすると、20段の直列
接続ができるのみである。またこの連結部の間〓
を3mmとしても33段であり、連結部では全部で延
べ10cm(200cm2の面積)の損失となり、その結果
有効面積は周辺部を考慮すると75%に留まつてし
まつていた。
In FIG. 1, there is a connecting part 12 between the elements 11 and 31, and in the connecting part, the semiconductor layer 3 covers one side surface 16 of the CTF, and the semiconductor layer 3 does not cover the surface 14 of the other CTF. In order to
Between CTFs 13 requires a gap of 1 to 5 mm, for example 3 mm. Furthermore, the first electrode 37 and the second electrode 38 are electrically connected on the surface of 14, but this part must not be shot, including the spread of the second electrode 39 caused by blurring of the mask. Therefore, 6 is required between 1 and 5 mm, for example, 3 mm.
These three masks do not have self-aligning eyelashes, so the connecting part 12 has a width of 1 to 8 mm.
Typically, 4mm is required. Furthermore, if this is 1 mm or less, the mask alignment accuracy will be extremely strict, and the yield will be extremely reduced. If the distance between the connecting portions 12 is set to 5 mm or more, for example, if an element with a width of 15 mm (20 cm x 15 mm) and an end portion of 5 mm are manufactured in a size of 20 cm x 60 cm, only 20 stages can be connected in series. Also, between this connection
Even if it were 3 mm, there would be 33 stages, resulting in a total loss of 10 cm (area of 200 cm 2 ) at the joints, and as a result, the effective area remained at 75% when the peripheral areas were taken into account.

本発明はかかる工程の複雑さを排除し、有効面
積を86〜97%例えば92%にまで高めることができ
るというきわめて画期的な光電変換装置を提供す
ることにある。
The object of the present invention is to provide an extremely innovative photoelectric conversion device that eliminates the complexity of such a process and can increase the effective area to 86 to 97%, for example, 92%.

以下に図面に従つてその実施例の詳細を示す。 Details of the embodiment will be shown below with reference to the drawings.

第2図は本発明の製造工程を示す縦断面図であ
る。
FIG. 2 is a longitudinal sectional view showing the manufacturing process of the present invention.

図面において、透光性基板1、例えばガラス板
(例えば厚さ1.2mm、長さ(図面では左右方向)60
cm、巾20cm)を用いた。さらにこの上面に全面に
渡つて透光性導電膜、例えばITO(1500Å)+
SnO2(200〜400Å)またはハロゲン元素が添加さ
れた酸化スズを主成分とする透光性導電膜(1500
〜2000Å)を真空蒸着法、LPCVD法またはプラ
ズマCVD法またはスプレー法により形成させた。
In the drawing, a translucent substrate 1, for example a glass plate (for example, thickness 1.2 mm, length (left and right direction in the drawing) 60
cm, width 20cm). Furthermore, a transparent conductive film is applied over the entire top surface, such as ITO (1500Å) +
A light-transmitting conductive film (1500 Å) whose main component is SnO 2 (200 to 400 Å) or tin oxide doped with a halogen element.
~2000 Å) was formed by vacuum evaporation, LPCVD, plasma CVD, or spraying.

この後この基板の下側または上側よりYAGレ
ーザ加工機(日本レーザ製)により出力5〜8W
を加え、スポツト径30〜70μmφ代表的には50μ
mφをマイクロコンピユータを制御して照射し、
その走査によりスクライブライン用開溝13を形
成させ、各素子間に第1の電極2を作製した。
After this, a YAG laser processing machine (manufactured by Nippon Laser) is used to output 5 to 8 W from the bottom or top of this board.
The spot diameter is 30 to 70μmφ, typically 50μm.
mφ is irradiated by controlling a microcomputer,
By this scanning, an open groove 13 for a scribe line was formed, and a first electrode 2 was produced between each element.

スクライビングにより形成された開溝13は、
巾約50μm長さ20cm深さは第1の電極それぞれを
完全に切断分離した。このため図面において明ら
かな如く、基板1の一部をえぐる(凹部を形成す
る)こともあつた。かくして第1の素子31およ
び第2の素子11を構成する巾は10〜20mmとし
た。
The open groove 13 formed by scribing is
Each of the first electrodes was completely cut and separated by a width of approximately 50 μm, a length of 20 cm, and a depth of 20 cm. For this reason, as is clear from the drawings, a portion of the substrate 1 was sometimes gouged out (a recess was formed). Thus, the width of the first element 31 and the second element 11 was set to 10 to 20 mm.

以上のレーザスクライブ方式により、第1の電
極を構成するCTF2を切断分離して開溝を形成
した。この後この上面にプラズマCVD法または
LPCVD法によりPNまたはPIN接合を有する非
単結晶半導体3を0.2〜0.7μm、代表的には0.4〜
0.5μmの厚さに形成させた。その代表例は、P型
半導体(SixC1-x X=0.250〜150Å)−I型アモ
ルフアスまたはセミアモルフアスのシリコン半導
体(0.4〜0.5μm)−N型の微結晶(100〜200Å)
を有する半導体よりなる1つのPIN接合を有する
非単結晶半導体、またはP型半導体(SixC1-x)−
N型、P型Si半導体−I型SixGe1-x半導体−N
型Si半導体よりなる2つのPIN接合と1つのPN
接合を有するタンデム型のPINPIN・・・PIN接
合の半導体3である。
Using the above laser scribing method, the CTF 2 constituting the first electrode was cut and separated to form open grooves. After this, plasma CVD method or
A non-single crystal semiconductor 3 having a PN or PIN junction is formed by the LPCVD method to a thickness of 0.2 to 0.7 μm, typically 0.4 to
It was formed to a thickness of 0.5 μm. Typical examples are P-type semiconductor (SixC 1-x
or a P-type semiconductor (SixC 1-x ) -
N-type, P-type Si semiconductor - I-type SixGe 1-x semiconductor - N
Two PIN junctions and one PN made of type Si semiconductor
Tandem type PINPIN having a junction...This is a semiconductor 3 with a PIN junction.

かかる非単結晶半導体3を全面にわたつて均一
の膜厚で形成させた。さらに第2図Bに示す如
く、第1の開溝13の左方向側に第2の開溝18
を第2のレーザスクライブ工程により形成させ
た。このレーザはガラス1の下方向またはこの基
板の上方のいずれから行つてもよい。
The non-single crystal semiconductor 3 was formed to have a uniform thickness over the entire surface. Furthermore, as shown in FIG. 2B, a second open groove 18 is formed on the left side of the first open groove 13.
was formed by a second laser scribing process. This laser may be emitted either from below the glass 1 or from above this substrate.

かくして2の開溝18は第1の電極の側面8,
9を露出させた。この第2の開溝の側面9は第1
の電極37の側面16より左側であればよく、即
ち第1の素子の第1の電極位置上にわたつて設け
られていることが特徴である。さらに本発明は従
来例に示される如く、第1の電極の表面14(第
1図参照)を露呈させることは必ずしも必要では
なく、レーザ光が5〜10Wで多少強すぎて、この
CTF37の深さ方向のすべてを除去してしまい、
その結果、側面8に第2図Cで第2の電極38が
密接しても何ら実用上問題はない。即ちレーザ光
の出力パルスの強さに余裕を与えることができる
ことが本発明の工業的応用の際きわめて重要であ
る。
Thus, the second open groove 18 is located on the side surface 8 of the first electrode.
9 was exposed. The side surface 9 of this second open groove is
It is sufficient that the electrode 37 is provided on the left side of the side surface 16 of the electrode 37, that is, it is characterized in that it is provided over the first electrode position of the first element. Furthermore, as shown in the conventional example, the present invention does not necessarily require exposing the surface 14 of the first electrode (see FIG. 1);
I removed all of CTF37 in the depth direction,
As a result, there is no practical problem even if the second electrode 38 is brought into close contact with the side surface 8 as shown in FIG. 2C. That is, it is extremely important for the industrial application of the present invention to be able to provide a margin for the intensity of the output pulse of the laser beam.

第2図において、この上面に第2図Cに示す如
く裏面の第2の電極38を形成し、さらに第3の
レーザスクライブ法の切断分離用の開溝20を設
けた。
In FIG. 2, a second electrode 38 on the back surface was formed on the upper surface as shown in FIG. 2C, and an opening groove 20 for cutting and separation in the third laser scribing method was provided.

この第2の電極38は透光性導電膜を700〜
1400Åの厚さにITO(酸化インジユウムスズ)に
より形成し、その上面に銀を300〜3000Åの厚さ
に形成し、さらにその上面にアルミニウムまたは
アルミニウムとニツケルとの二層膜を形成させ
た。例えばITOを1050Å、銀を1000Å、さらにニ
ツケルを1500Åの三層構造とした。このITOと銀
は裏面側での入射光10の反射を捉し、600〜
800nmの長波長光を有効に光電変換させるため
のものである。さらに、ニツケルは外部引き出し
電極23との密着性を向上させるためのものであ
る。これらは電子ビーム蒸着法またはプラズマ
CVD法を用いて半導体層を劣化させる300℃以下
の温度で形成させた。
This second electrode 38 is made of a transparent conductive film of 700~
It was formed from ITO (indium tin oxide) to a thickness of 1400 Å, silver was formed to a thickness of 300 to 3000 Å on the upper surface, and a double layer film of aluminum or aluminum and nickel was further formed on the upper surface. For example, it has a three-layer structure of ITO of 1050 Å, silver of 1000 Å, and nickel of 1500 Å. This ITO and silver capture the reflection of incident light 10 on the back side, and
This is for effective photoelectric conversion of long wavelength light of 800 nm. Furthermore, nickel is used to improve adhesion with the external extraction electrode 23. These are electron beam evaporation methods or plasma
The CVD method was used to form the semiconductor layer at temperatures below 300°C, which degrades the semiconductor layer.

このITOは半導体3と裏面電極4との化学反応
による信頼性の低下の防止、即ち信頼性の向上に
も役立つている。
This ITO also helps to prevent a decrease in reliability due to a chemical reaction between the semiconductor 3 and the back electrode 4, that is, to improve reliability.

かくの如き裏面電極をレーザ光を上方より照射
して第2の電極を切断分離して開溝20を形成し
た場合を示している。このレーザ光は半導体、特
に上面に密接するNまたはP型の半導体層を少し
えぐり出し40、隣合つた第1の素子31、第2
の素子11間の開溝部での残存金属または導電性
半導体によるクロストーク(リーク電流)の発生
を防止した。
A case is shown in which the back electrode is irradiated with a laser beam from above to cut and separate the second electrode to form an open groove 20. This laser beam slightly hollows out the semiconductor, especially the N or P type semiconductor layer that is in close contact with the upper surface 40, and
The occurrence of crosstalk (leakage current) due to residual metal or conductive semiconductor in the open grooves between the elements 11 was prevented.

特に、この半導体3がP型半導体層42、I型
半導体層43、N型半導体層44と例えば一つの
PIN接合を有し、このN型半導体層が微結晶また
は多結晶構造を有する。その電気伝導度が1〜
200(Ωcm)-1と高い伝導度を持つ場合、本発明の
N型半導体層をえぐり出し、凹部に半導体を設け
てリーク電流発生を防止することはきわめて重要
であつた。このえぐり出しはI型半導体層を越
え、第1の電極用のCTFにまで到達しないこと
が好ましい。本発明はレーザ光により開溝形成を
第2の電極のみでなく、その下側のPまたはN型
半導体層をも除去し、さらにその下側の0.2μm以
上あるI型半導体層の中間でとめることができる
ため、このI型半導体層の厚さ分の余裕を開溝部
20の形成の作業工程に持たせることができるこ
とが工業上重要である。
In particular, this semiconductor 3 has a P-type semiconductor layer 42, an I-type semiconductor layer 43, an N-type semiconductor layer 44, and one layer, for example.
It has a PIN junction, and this N-type semiconductor layer has a microcrystalline or polycrystalline structure. Its electrical conductivity is 1~
When the conductivity is as high as 200 (Ωcm) -1 , it is extremely important to hollow out the N-type semiconductor layer of the present invention and provide a semiconductor in the recess to prevent leakage current generation. Preferably, this hollowing out does not go beyond the I-type semiconductor layer and reach the CTF for the first electrode. The present invention uses a laser beam to remove not only the second electrode but also the P- or N-type semiconductor layer below the second electrode, and further stops it in the middle of the I-type semiconductor layer that is 0.2 μm or more below the second electrode. Therefore, it is industrially important to be able to provide a margin for the thickness of the I-type semiconductor layer in the process of forming the groove portion 20.

かくして第2図Cに示される如く、複数の素子
31,11を連結部で直列接続する光電変換装置
を作ることができた。
In this way, as shown in FIG. 2C, a photoelectric conversion device in which a plurality of elements 31 and 11 were connected in series at a connecting portion could be manufactured.

第2図Dはさらに本発明を光電変換装置として
完成させんとしたものであり、即ちパツシベイシ
ヨン膜としてプラズマ気相法により窒化珪素膜2
1を500〜2000Åの厚さに形成させ、各素子間の
リーク電流の発生を防いだ。さらに外部引き出し
端子23を周辺部5にて設けた。これらにポリイ
ミド、ポリアミド、カプトンまたはエポキシ等の
有機樹脂22を充填した。
FIG. 2D shows an attempt to further complete the present invention as a photoelectric conversion device, that is, a silicon nitride film 2 is made by plasma vapor phase method as a passivation film.
1 was formed to a thickness of 500 to 2000 Å to prevent leakage current between each element. Further, an external lead terminal 23 is provided at the peripheral portion 5. These were filled with an organic resin 22 such as polyimide, polyamide, Kapton or epoxy.

かくして照射光10に対しこの実施例の如き基
板(60cm×20cm)において各素子を巾14.35mm、
連結部の巾150μm、外部引き出し電極部の巾10
mm、周辺部4mmにより、実質的に580mm×192mm内
に40段を有し、有効面積(192mm×14.35mm×40段
1102cm2即ち91.8%)を得ることができた。その結
果セグメントが10.6%の変換効率を有する場合、
パネルにて9.7%(AM1(100mW/cm2))にて
11.6Wの出力電力を有せしめることができた。
Thus, for the irradiation light 10, each element has a width of 14.35 mm on a substrate (60 cm x 20 cm) as in this example.
Width of connecting part 150μm, width of external lead electrode part 10
mm, and the peripheral area is 4 mm, so there are essentially 40 steps within 580 mm x 192 mm, and the effective area (192 mm x 14.35 mm x 40 steps)
1102 cm 2 or 91.8%). If the resulting segment has a conversion efficiency of 10.6%,
At panel 9.7% (AM1 (100mW/cm 2 ))
It was possible to have an output power of 11.6W.

これは従来のマスク合わせ方式で行つた場合の
55%(40段の場合)に比べてきわめて著しい効果
である。さらに金属マスクをまつたく用いないた
め、大面積パネルの製造工程において何らの工業
上の支障がなく、大電力発生用の大面積低価格大
量生産用にきわめて適している。
This is the same as when using the conventional mask matching method.
This is an extremely significant effect compared to 55% (for 40 stages). Furthermore, since no metal mask is used, there is no industrial problem in the manufacturing process of large-area panels, making it extremely suitable for large-area, low-cost mass production for generating large amounts of power.

以上の実施例において明らかなように、本発明
により第2の電極を形成するためのレーザスクラ
イブ法での切断分離により、第2の電極下のNま
たはP型半導体層をも同時に除去したため、この
2つの電極間のリーク電流が10-3mA/cmより
10-9A/cmにまで下げることができた。このため
一般民生用においては第2図Dの窒化珪素膜コー
テイング21を省略することも可能になつた。
As is clear from the above examples, the N or P type semiconductor layer under the second electrode was also removed at the same time by cutting and separating using the laser scribing method to form the second electrode according to the present invention. Leakage current between two electrodes is less than 10 -3 mA/cm
We were able to lower it to 10 -9 A/cm. For this reason, it has become possible to omit the silicon nitride film coating 21 in FIG. 2D for general consumer use.

さらにまた第1の電極と第2の電極との電気的
連結を第1の電極の両側部で行うことができるた
め、このコンタクト部の必要面積を従来方法に比
べて1/10以下に十分少なくさせ得るため、ひいて
はパネルの有効面積の向上に役立つことができ
た。
Furthermore, since the electrical connection between the first electrode and the second electrode can be made on both sides of the first electrode, the area required for this contact part is sufficiently reduced to less than 1/10 compared to the conventional method. As a result, the effective area of the panel could be improved.

第3図は3回のレーザスクライブ工程での開溝
を作る最も代表的なそれぞれの開溝の位置関係を
示した縦断面図および平面図(端部)である。番
号等は第2図と同様である。
FIG. 3 is a longitudinal cross-sectional view and a plan view (end portion) showing the most typical positional relationship of the grooves formed in three laser scribing steps. Numbers etc. are the same as in FIG. 2.

第3図Aは第1の開溝13、第1の素子31、
第2の素子11、連結部12を有している。
FIG. 3A shows the first open groove 13, the first element 31,
It has a second element 11 and a connecting portion 12.

図面より明らかな如く、第4の開溝13′は透
明導電膜を切断するのみならず、基板1を少しえ
ぐつている。さらに第5の開溝18′は第1の素
子の電極2を覆つて形成された半導体3と第1の
電極2とを共に切断して設けられ、これらいずれ
をも除去させている。さらにその上に第2の電極
を構成する導体4が設けられている。そのためこ
の第1の素子31の第1の電極2と第2の素子1
1の第2の電極4′とが連結部12にてこの第2
の電極より延びた導体により、第1の電極2の側
面8で電気的に連結され、第1の素子および第2
の素子が互いに直列接続されている。
As is clear from the drawing, the fourth groove 13' not only cuts the transparent conductive film but also slightly gouges the substrate 1. Further, the fifth groove 18' is provided by cutting both the semiconductor 3 formed to cover the electrode 2 of the first element and the first electrode 2, and both of them are removed. Furthermore, a conductor 4 constituting a second electrode is provided thereon. Therefore, the first electrode 2 of this first element 31 and the second element 1
1 and the second electrode 4' at the connecting portion 12.
The first element and the second element are electrically connected at the side surface 8 of the first electrode 2 by a conductor extending from the electrode.
elements are connected in series with each other.

かくして、基板1の端部で上下の電極が互いに
シヨートすることがなくなることに加えて、形成
された三層構造の光電変換装置が直列に接続して
設けられると共に複数段のパネルとして多面どり
をさせることができる。
In this way, in addition to eliminating the possibility that the upper and lower electrodes will shoot each other at the edge of the substrate 1, the formed three-layer photoelectric conversion device can be connected in series and can be multi-layered as a multi-layered panel. can be done.

さらに図面において、PIN接合を少なくとも1
つ有する半導体3ここでは1つのSixC1-x(0<x
<1)P型42−I型Si43−微結晶化したN型
Si44よりなる1つのPIN接合を有する半導体が
設けられている。この半導体の特にN型半導体4
4を突き抜けI型半導体43に示す第3の開溝2
0がその溝の深さを有している。かくして第1お
よび第2の素子31,11のそれぞれの第2の電
極4を電気的に切断分離され、かつこの電極間の
リークをも10μA/cm(1cm巾あたり10μAのオー
ダの意)以下に小さくすることができた。
Furthermore, in the drawings, at least one PIN junction is shown.
Here, one SixC 1-x (0<x
<1) P type 42-I type Si43-microcrystallized N type
A semiconductor having one PIN junction made of Si44 is provided. This semiconductor, especially the N-type semiconductor 4
4 through the third open groove 2 shown in the I-type semiconductor 43
0 has the depth of the groove. In this way, the second electrodes 4 of each of the first and second elements 31 and 11 are electrically cut and separated, and the leakage between these electrodes is also reduced to 10 μA/cm (meaning on the order of 10 μA per 1 cm width). I was able to make it smaller.

長期間の信頼性向上にはさらに第2図Bに示す
如く、窒化珪素膜のコーテイング膜をその上面に
プラズマCVD法で作製すればよい。さらにこの
第3の開溝は、第1の素子31側にわたつて設け
られ、その方向にレーザスクライブ機の走査余裕
度を有することにより例えばこのスクライブ用ス
ポツトが75μmφにおいて左方向75μm右方向30μ
mの105μmもの巾を有していた。これは一般に
はスクライビング精度が±15μmであることを考
えると、十分量産生を有するものであることがわ
かる。
To improve long-term reliability, a coating film of silicon nitride film may be formed on the upper surface by plasma CVD as shown in FIG. 2B. Furthermore, this third open groove is provided across the first element 31 side, and has a scanning margin of the laser scribing machine in that direction, so that, for example, this scribing spot is 75 μm in diameter in the left direction and 30 μ in the right direction.
It had a width of 105 μm. Considering that the scribing accuracy is generally ±15 μm, it can be seen that a sufficient amount can be produced.

第3図Bは平面図を示し、またその端部(図面
で下側)において第4、第5、第6の開溝13′,
18′,20′が設けられている。この方向でのリ
ークをより少なくするため、半導体3が第1の電
極2を覆う構造にして第1、第2の電極間でのシ
ヨートを少なくさせることが特徴である。
FIG. 3B shows a plan view, and at its end (lower side in the drawing) fourth, fifth and sixth open grooves 13',
18' and 20' are provided. In order to further reduce leakage in this direction, the structure is such that the semiconductor 3 covers the first electrode 2, thereby reducing the shot between the first and second electrodes.

この図面において、第1、第2の開溝巾50〜
30μm、第3の開溝巾75〜50μm(金属において
は少しレーザ光の横方向への伝導がよいため少し
巾広になる)を有し、連結部の巾150〜100μmを
有せしめることができた。
In this drawing, the first and second opening widths are 50~
30 μm, the third opening width is 75 to 50 μm (in metal, the width is a little wider because the laser beam conducts better in the lateral direction), and the width of the connecting part can be 150 to 100 μm. Ta.

第4図Aは連結部12において第2のレーザス
クライブ工程を基板の上方より行い、開溝16に
おいて第1の電極のCTFの一部を残存させた場
合である。
FIG. 4A shows a case where the second laser scribing step is performed from above the substrate in the connecting portion 12, and a portion of the CTF of the first electrode remains in the open groove 16.

第4図Bは第1の開溝部13、第2の開溝部1
8とが最近接した場合であり、第1の電極の側面
16と第2の電極の側面9とが半導体3によつて
絶縁されており、さらに第3の開溝部20を第3
図よりも右よりに第1の素子側にわたつて設ける
巾を少なくして連結部に必要なロス面積を最小に
したもので、100〜60μmの巾の連結部を有せし
めることができた。
FIG. 4B shows the first open groove part 13 and the second open groove part 1.
8 are closest to each other, the side surface 16 of the first electrode and the side surface 9 of the second electrode are insulated by the semiconductor 3, and the third groove 20 is insulated from the side surface 9 of the second electrode.
The width provided over the first element side is reduced from the right side in the figure to minimize the loss area required for the connecting portion, and it is possible to have a connecting portion with a width of 100 to 60 μm.

以上のYAGレーザのスポツト層をその出力3
〜5W(30μm)、5〜8W(50μm)を用いた場合で
あるが、さらにそのスポツト径を技術思想におい
て小さくすることにより、この連結部をより小さ
く、ひいては光電変換装置としての有効面積をよ
り向上させることができるという進歩性を有して
いる。
The spot layer of the YAG laser with more than 3 outputs
~5W (30μm) and 5~8W (50μm) are used, but by further reducing the spot diameter based on the technical concept, this connection part can be made smaller and the effective area as a photoelectric conversion device can be further increased. It has an inventive step in that it can be improved.

第5図は電卓用等の大きなパネルより小さな光
電変換装置を同時に多量製造せんとした時の外部
引き出し電極部を拡大して示したものである。
FIG. 5 is an enlarged view of the external lead-out electrode section when photoelectric conversion devices smaller than a large panel for a calculator or the like are to be mass-produced at the same time.

第5図Aは第2図に対応しているが、外部引き
出し電極部5は導電性ゴム電極47に接触するパ
ツド49を有し、このパツド49は第2の電極
(上側電極)4と連結している。この時電極47
の加圧が強すぎてパツド49がその下の第1の電
極2と半導体3を突き抜けてもシヨートしないよ
うに開溝13′が設けられている。また外側部は
開溝18′,20′で切断分離されている。さらに
第5図Bは下側の第1の電極2に連結した他のパ
ツド48が第2の電極材料により18″にて連結
して設けられている。さらにパツド48は導電性
ゴム電極46と接触しており、外部に電気的に連
結されている。ここでも開溝18″,18,2
0″,20によりパツド48は全く他の光電変
換装置と電気的に分離されており、この装置間を
ガラス切断を後工程により分離切断することによ
り1つのパネルで合わせ用マスクをまつたく用い
ることなしに多数の光電変換装置を作ることがで
きるという特徴を有する。例えば20cm×60cmのパ
ネルにて6cm×1.5cmの光電変換装置(電卓用)
を作らんとすると、一度に130個の電卓用太陽電
池を作れることがわかる。つまり光電変換装置は
有機樹脂モールド22で電極部5,45を除いて
覆われており、この後小電力用太陽電池を作る場
合はガラス切りで切断すればよい。またさらにこ
のパネル、例えば40cm×20cmまたは60cm×20cmを
6ケまたは4ケ直並列にアルミサツシ枠内に組み
合わせることによりパツケージし、120cm×40cm
のNEDO規格の大電力用のパネルを設けること
が可能である。
FIG. 5A corresponds to FIG. 2, but the external lead-out electrode section 5 has a pad 49 that contacts the conductive rubber electrode 47, and this pad 49 is connected to the second electrode (upper electrode) 4. are doing. At this time, the electrode 47
The groove 13' is provided to prevent the pad 49 from being shot even if the pressure is too strong and the pad 49 penetrates the first electrode 2 and semiconductor 3 underneath. Further, the outer portion is cut and separated by open grooves 18' and 20'. Furthermore, in FIG. 5B, another pad 48 connected to the first electrode 2 on the lower side is connected at 18'' with a second electrode material. are in contact and electrically connected to the outside. Again, the open grooves 18", 18, 2
The pad 48 is electrically isolated from other photoelectric conversion devices by 0'', 20, and by cutting the glass between these devices in a post-process, it is possible to use a matching mask in one panel. It has the feature that it is possible to create a large number of photoelectric conversion devices without using a 20cm x 60cm panel.For example, a 6cm x 1.5cm photoelectric conversion device (for a calculator) can be made using a 20cm x 60cm panel.
If you try to make , you will find that you can make 130 calculator solar cells at once. That is, the photoelectric conversion device is covered with the organic resin mold 22 except for the electrode parts 5 and 45, and if a small power solar cell is to be made after this, it can be cut using a glass cutter. Furthermore, these panels, for example, 6 or 4 pieces of 40cm x 20cm or 60cm x 20cm, can be assembled in series and parallel in an aluminum sash frame to create a package of 120cm x 40cm.
It is possible to install a high power panel that meets the NEDO standard.

またこのNEDO規格のパネルは、シーフレツ
クスにより他のガラス板を本発明の光電変換装置
の反射面側(図面では上側)にはりあわせ合わせ
ガラスとし、その間に光電変換装置を配置し、風
圧、雨等に対し機械強度の増加を図ることも有効
である。
In addition, this NEDO standard panel is made of laminated glass by laminating another glass plate with Seaflex on the reflective surface side (upper side in the drawing) of the photoelectric conversion device of the present invention, and the photoelectric conversion device is placed between them. It is also effective to increase mechanical strength.

第2図〜第5図において、光入射は下側のガラ
ス板よりとした。しかし本発明はその光入射側を
下側に限定するものではない。
In FIGS. 2 to 5, light was incident from the lower glass plate. However, the present invention does not limit the light incident side to the lower side.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は従来の光電変換装置の縦断面図であ
る。第2図は本発明の光電変換装置の製造工程を
示す縦断面図である。第3図は本発明の光電変換
装置の縦断面図および平面図の部分の拡大図であ
る。第4図〜第5図は本発明の他の光電変換装置
の部分拡大をした縦断面図である。
FIG. 1 is a longitudinal sectional view of a conventional photoelectric conversion device. FIG. 2 is a longitudinal sectional view showing the manufacturing process of the photoelectric conversion device of the present invention. FIG. 3 is an enlarged view of a vertical cross-sectional view and a plan view of the photoelectric conversion device of the present invention. 4 and 5 are partially enlarged vertical cross-sectional views of another photoelectric conversion device of the present invention.

Claims (1)

【特許請求の範囲】 1 絶縁基板上に第1の電極と該電極上のPIN接
合を少なくとも1つ有する非単結晶半導体と、該
半導体上に第2の電極とを有する光電変換素子を
複数個互いに電気的に直列に接続せしめて前記絶
縁基板上に配設した光電変換装置の前記光電変換
素子の接続に使用されている端部に直交した端部
において、該端部にそつて第1の電極に形成され
た開溝に対して前記非単結晶半導体は前記開溝を
覆つて前記第1の電極の外側にまで設けるととも
に、前記開溝を覆う外側の前記半導体に対し、開
溝を設けるとともに、その外側にも前記非単結晶
半導体を残存せしめたことを特徴とする光電変換
装置。 2 絶縁基板上に第1の電極を構成する第1の導
電膜を形成する工程と、該第1の導電膜を複数の
セグメントにレーザ光を用いて切断分離し第1の
開溝を形成すると共に前記第1の開溝に直交して
第4の開溝をレーザ光を用いて形成する工程と、
前記導電膜上および前記第1および第4の溝を覆
つてPIN接合を少なくとも1つ有する非単結晶半
導体層を形成する工程と、該非単結晶半導体また
は該半導体とその下側の前記導電膜とをレーザ光
により複数のセグメントに切断分離して第2の開
溝を形成すると共に、前記第2の開溝に直交して
第5の開溝をレーザ光を用いて前記非単結晶半導
体および前記第1の導電膜に対し、前記第1の電
極を覆う外側に形成する工程と、前記非単結晶半
導体を覆つて第2の導電膜を形成する工程とによ
り第1の導電膜と第2の導電膜とを接続した後、
該第2の導電膜、または該導電膜およびその下側
の前記非単結晶半導体とをレーザ光により切断分
離して第3の開溝を形成する工程により、複数の
光電変換素子を構成し、かつ該複数の光電変換素
子を互いに電気的に直列接続して同一絶縁基板上
に形成させたことを特徴とする光電変換装置作製
方法。
[Claims] 1. A plurality of photoelectric conversion elements each having a non-single crystal semiconductor having a first electrode on an insulating substrate and at least one PIN junction on the electrode, and a second electrode on the semiconductor. At an end perpendicular to the end used to connect the photoelectric conversion elements of the photoelectric conversion device which are electrically connected to each other in series and arranged on the insulating substrate, a first The non-single crystal semiconductor is provided to the outside of the first electrode so as to cover the open groove formed in the electrode, and an open groove is provided to the semiconductor on the outside that covers the open groove. In addition, a photoelectric conversion device characterized in that the non-single crystal semiconductor remains on the outside of the photoelectric conversion device. 2. Forming a first conductive film constituting a first electrode on an insulating substrate, and cutting and separating the first conductive film into multiple segments using a laser beam to form a first groove. and forming a fourth open groove perpendicularly to the first open groove using a laser beam;
forming a non-single crystal semiconductor layer having at least one PIN junction over the conductive film and covering the first and fourth grooves; A second open groove is formed by cutting and separating the non-single crystal semiconductor into a plurality of segments using a laser beam, and a fifth open groove is formed perpendicularly to the second open groove using a laser beam. The first conductive film and the second conductive film are formed by forming the first conductive film on the outside covering the first electrode and forming the second conductive film so as to cover the non-single crystal semiconductor. After connecting with the conductive film,
configuring a plurality of photoelectric conversion elements by a step of cutting and separating the second conductive film, or the conductive film and the non-single crystal semiconductor below it with a laser beam to form a third groove; A method for manufacturing a photoelectric conversion device, characterized in that the plurality of photoelectric conversion elements are electrically connected in series and formed on the same insulating substrate.
JP57206808A 1982-11-24 1982-11-24 Photoelectric conversion device Granted JPS5996779A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57206808A JPS5996779A (en) 1982-11-24 1982-11-24 Photoelectric conversion device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57206808A JPS5996779A (en) 1982-11-24 1982-11-24 Photoelectric conversion device

Publications (2)

Publication Number Publication Date
JPS5996779A JPS5996779A (en) 1984-06-04
JPH0419713B2 true JPH0419713B2 (en) 1992-03-31

Family

ID=16529426

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57206808A Granted JPS5996779A (en) 1982-11-24 1982-11-24 Photoelectric conversion device

Country Status (1)

Country Link
JP (1) JPS5996779A (en)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS603164A (en) * 1983-06-21 1985-01-09 Sanyo Electric Co Ltd Manufacture of photovoltaic device
JPS6059785A (en) * 1983-09-12 1985-04-06 Semiconductor Energy Lab Co Ltd Photoelectric conversion device and manufacture thereof
JPS60100479A (en) * 1983-11-04 1985-06-04 Semiconductor Energy Lab Co Ltd Photoelectric converter
JPS60100480A (en) * 1983-11-04 1985-06-04 Semiconductor Energy Lab Co Ltd Manufacture of photoelectric converter
JPS60100481A (en) * 1983-11-05 1985-06-04 Semiconductor Energy Lab Co Ltd Photoelectric converting semiconductor device
JPS6116579A (en) * 1984-07-03 1986-01-24 Sanyo Electric Co Ltd Integrated type solar cell
JPS63179581A (en) * 1987-01-20 1988-07-23 Sanyo Electric Co Ltd Photovoltaic device and manufacture thereof
EP2439786A4 (en) * 2009-10-15 2014-01-22 Lg Innotek Co Ltd Solar photovoltaic device and a production method for the same
JP2014093376A (en) * 2012-11-01 2014-05-19 Kaneka Corp Thin film photoelectric conversion device manufacturing method

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5651880A (en) * 1979-10-04 1981-05-09 Fuji Electric Co Ltd Amorphous semiconductor photocell
JPS57176778A (en) * 1981-03-31 1982-10-30 Rca Corp Solar battery array

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5651880A (en) * 1979-10-04 1981-05-09 Fuji Electric Co Ltd Amorphous semiconductor photocell
JPS57176778A (en) * 1981-03-31 1982-10-30 Rca Corp Solar battery array

Also Published As

Publication number Publication date
JPS5996779A (en) 1984-06-04

Similar Documents

Publication Publication Date Title
US5133809A (en) Photovoltaic device and process for manufacturing the same
US20180033898A1 (en) Solar cell and method of manufacturing solar cell
JPH0419713B2 (en)
JPH0566754B2 (en)
JPH0415631B2 (en)
JPH0476227B2 (en)
JPS5996778A (en) Manufacture of photoelectric conversion device
JPS6059784A (en) Manufacture of photoelectric conversion semiconductor device
JPS5996783A (en) Photoelectric conversion device
JP3133269B2 (en) Solar panel
JP3170914B2 (en) Thin film solar cell and method of manufacturing the same
JPS6018973A (en) Photoelectric conversion semiconductor device
JPS63146474A (en) Manufacture of photoelectric conversion device
JP6971749B2 (en) Manufacturing method of solar cell module and solar cell module
JPS63146473A (en) Photoelectric conversion device
JPH0570311B2 (en)
JP2883370B2 (en) Photovoltaic device
JPH0566756B2 (en)
WO2016143547A1 (en) Photoelectric conversion element, photoelectric conversion device, method for manufacturing photoelectric conversion element, and method for manufacturing photoelectric conversion device
JPS62295467A (en) Photoelectric convertor
JPH0566755B2 (en)
JP2975749B2 (en) Method for manufacturing photovoltaic device
JPS59155973A (en) Photoelectric conversion semiconductor device
JPH0758797B2 (en) Method for manufacturing photoelectric conversion semiconductor device
JPH0614556B2 (en) Photoelectric conversion device and manufacturing method thereof