JPH0566754B2 - - Google Patents

Info

Publication number
JPH0566754B2
JPH0566754B2 JP58168555A JP16855583A JPH0566754B2 JP H0566754 B2 JPH0566754 B2 JP H0566754B2 JP 58168555 A JP58168555 A JP 58168555A JP 16855583 A JP16855583 A JP 16855583A JP H0566754 B2 JPH0566754 B2 JP H0566754B2
Authority
JP
Japan
Prior art keywords
conductive film
photoelectric conversion
frame
conversion device
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP58168555A
Other languages
Japanese (ja)
Other versions
JPS6059785A (en
Inventor
Shunpei Yamazaki
Kenji Ito
Satsuki Watabe
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP58168555A priority Critical patent/JPS6059785A/en
Publication of JPS6059785A publication Critical patent/JPS6059785A/en
Publication of JPH0566754B2 publication Critical patent/JPH0566754B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/042PV modules or arrays of single PV cells
    • H01L31/0445PV modules or arrays of single PV cells including thin film solar cells, e.g. single thin film a-Si, CIS or CdTe solar cells
    • H01L31/046PV modules composed of a plurality of thin film solar cells deposited on the same substrate
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy

Description

【発明の詳細な説明】 この発明は、光照射により光起電力を発生する
アモルフアス半導体を含む非単結晶半導体が絶縁
表面を有する基板上に設けられた光電変換素子
(単に素子ともいう)を複数個電気的に直列接続
して、高い電圧の発生が可能な光電変換装置にお
ける端部に枠を設けることにより、この枠で素子
の電気特性が劣化しないように設けた分離溝の構
造およびその作製方法に関する。
Detailed Description of the Invention The present invention provides a plurality of photoelectric conversion elements (also simply referred to as elements) in which a non-single-crystal semiconductor including an amorphous semiconductor that generates a photovoltaic force upon irradiation with light is provided on a substrate having an insulating surface. A structure and fabrication of a separation groove provided so that the electrical characteristics of the element are not deteriorated by the frame by providing a frame at the end of a photoelectric conversion device that is electrically connected in series and can generate high voltage. Regarding the method.

この発明は、複数の素子間の連結に必要な面積
を従来のマスク合わせ方式の1/10〜1/100にする
ため、レーザスクライブ(以下LSという)方式
を用いたことを特徴とする。
The present invention is characterized by using a laser scribing (hereinafter referred to as LS) method in order to reduce the area required for connecting multiple elements to 1/10 to 1/100 of the conventional mask alignment method.

この発明は、LS方式により、分離溝を第1の
枠用の開溝と第2の枠用の開溝とで設けることに
より、何等のマスクを用いることなしに製造する
ための構造を示す。
This invention shows a structure for manufacturing without using any mask by providing a separation groove with an open groove for the first frame and an open groove for the second frame using the LS method.

この発明はこの分離溝の形成においても、その
光電変換素子とまつたく同一工程即ち余分の工程
を用いることなしに製造したものである。
In the present invention, the separation grooves are formed in the same process as that of the photoelectric conversion element, that is, without using any extra process.

さらに本発明においては、2つの端部における
分離溝において、この光電変換装置のアルミサツ
シ、炭素繊維の枠との接続部がもしずれても素子
の特性の劣化をもたらさず、かつこの端部の形成
に何等のマスクを用いずに作製したことを特長と
している。
Furthermore, in the present invention, even if the connection between the aluminum sash and the carbon fiber frame of this photoelectric conversion device is misaligned in the separation groove at the two ends, the characteristics of the element will not deteriorate, and the formation of the ends The feature is that it was manufactured without using any kind of mask.

即ちこの発明はマスクレスのLS方式であつて、
信頼性において特に劣化しやすい外部引出し電極
部での連結をより確実に行うことを可能にした光
電変換装置に関する。
That is, this invention is a maskless LS method,
The present invention relates to a photoelectric conversion device that makes it possible to more reliably connect an external lead-out electrode part, which is particularly susceptible to reliability deterioration.

この発明ではレーザビームスクライブ方式を用
いることにより、合わせレーザを基準としてこの
スクライブされるアドレスを予めコンピユータ
(マイクロ・コンピユータ)のメモリに記憶させ
ておくことにより、従来より知られたマスク合わ
せ方式で必要なマスクのずれ、そり、合わせ精度
に対する製造歩留りの低下等のすべての製造での
価格増、歩留り減の原因を一気に排除せしめたこ
とを特徴とする。
In this invention, by using a laser beam scribing method, the address to be scribed is stored in advance in the memory of a computer (microcomputer) using the alignment laser as a reference, which is necessary for the conventional mask alignment method. It is characterized by eliminating at once all causes of price increases and yield decreases in manufacturing, such as mask misalignment, warping, and decreases in manufacturing yields due to alignment accuracy.

従来、光電変換装置(以下単に装置という)即
ち同一基板上に複数の素子を配置し、それを集積
化またはハイブリツド化した装置はその実施例が
多く知られている。
Conventionally, many examples of photoelectric conversion devices (hereinafter simply referred to as devices), that is, devices in which a plurality of elements are arranged on the same substrate and are integrated or hybridized, are known.

例えば特開昭55−4994、特開昭55−124274さら
に本発明人の出願になる特願昭54−90097/
90098/90099(昭和54.7.16)が知られている。
For example, JP-A No. 55-4994, JP-A No. 55-124274, and Japanese Patent Application No. 54-90097 filed by the present inventor.
90098/90099 (July 16, 1972) is known.

例えば本発明人の出願になる特許願は、半導体
をSixC1-x−Siのヘテロ接合とし、単に他のアモ
ルフアス・シリコン半導体を用いる場合と異なら
せており、さらにこの半導体として、アモルフア
ス構造以外に微結晶構造を含む水素またはハロゲ
ン元素が添加されたPNまたはPIN接合を少なく
とも1つ有する非単結晶半導体を集積化またはハ
イブリツド化したものである。
For example, in the patent application filed by the present inventor, the semiconductor is a heterojunction of Si x C 1-x -Si, which is different from the case where other amorphous silicon semiconductors are simply used, and furthermore, this semiconductor has an amorphous structure. In addition, it is an integrated or hybridized non-single crystal semiconductor having at least one PN or PIN junction to which hydrogen or halogen elements containing a microcrystalline structure are added.

本発明はかかる集積化構造をマスクに用いずに
成就するものであるが、この集積化の際、余分の
工程がかかりやすい外枠との連結部の周辺部の製
造において、集積化工程と同一工程で成就するも
のである。
The present invention is achieved without using such an integrated structure as a mask, but during this integration, the manufacturing of the peripheral part of the connecting part with the outer frame, which tends to require extra steps, is the same as the integration process. It is achieved through the process.

このため、本発明の光電変換装置特に薄膜型の
光電変換装置にあつては、それぞれの薄膜層であ
る電極用導電層、また半導体層はともにそれぞれ
500Å〜1μmであり、レーザスクライブ方式を用
いることにより、まつたくマスク合わせを必要と
しないで作製することが可能となつた。
Therefore, in the photoelectric conversion device of the present invention, particularly in the thin film type photoelectric conversion device, both the conductive layer for electrodes and the semiconductor layer, which are each thin film layer, are
It has a thickness of 500 Å to 1 μm, and by using a laser scribing method, it has become possible to manufacture it without the need for mask alignment.

このLS方式においては10〜100μm例えば50μm
の巾の線状の開溝により2つの領域を分離するこ
とが可能である。しかしこのLS方式においては、
面としての選択的の除去はきわめて生産性が悪
い。さらにLS方式においては直線状の線を有せ
しめることは生産性が大きいが、曲線を複雑に走
査すると走査スピードが遅くなり、価格の上昇を
もたらす。このことによりLS方式における集積
化構造を作るにおいては、直線状でかつ線状の開
溝によつて成就することが工業的にきわめて重要
である。本発明はかかる特長を十分用いることに
よる光電変換装置の周辺部即ち側端部の構造およ
び製造方法に関する。
In this LS method, 10 to 100 μm, for example 50 μm
It is possible to separate the two regions by a linear groove with a width of . However, in this LS method,
Selective surface removal is extremely unproductive. Furthermore, in the LS method, having a straight line increases productivity, but scanning a curved line in a complicated manner slows down the scanning speed, resulting in an increase in price. For this reason, when creating an integrated structure in the LS method, it is industrially extremely important to achieve this with straight and linear open grooves. The present invention relates to a structure and manufacturing method of a peripheral portion, that is, a side end portion, of a photoelectric conversion device by making full use of such features.

本発明においては、このスクライブ工程がマイ
クロ・コンピユータを併用することによりきわめ
て簡単かつ高精度であり、装置の製造コストの低
下をもたらした。そのため500円/Wの製造も可
能となり、その製造規模の拡大により100〜200
円/Wも可能となるというきわめて画期的な光電
変換装置を提供することによる。
In the present invention, this scribing process is extremely simple and highly accurate due to the combined use of a microcomputer, resulting in a reduction in the manufacturing cost of the device. Therefore, it is possible to manufacture products for 500 yen/W, and by expanding the manufacturing scale, 100 to 200
This is by providing an extremely innovative photoelectric conversion device that enables conversion of yen/W.

さらに本発明においてはこのレーザスクライブ
工程を用いるに加えて、そのスクライブラインの
合わせ精度に冗長(余裕)度をもたせたことが重
要である。そのため隣合つた素子間の第1の電極
(下側)と他の素子の第2の電極(上側電極)と
が第2の電極より延在したリードにより第1の電
極とその側面において電気的に連結させることに
より、スクライブラインの開溝の位置に冗長度を
持たせることができた。
Furthermore, in the present invention, in addition to using this laser scribing process, it is important to provide a degree of redundancy (margin) in the alignment accuracy of the scribe lines. Therefore, the first electrode (lower side) between adjacent elements and the second electrode (upper electrode) of the other element are electrically connected to the first electrode and its side surface by the lead extending from the second electrode. By connecting it to the scribe line, it was possible to provide redundancy in the position of the open groove of the scribe line.

第1図は本発明を用いた光電変換装置のパネル
50を上面より示したものである。即ち、図面に
おいて、光電変換素子31,11は連結部12を
経て直列に連結して集積化されている。外部引出
し電極は5に両端部が設けられている。
FIG. 1 shows a panel 50 of a photoelectric conversion device using the present invention from above. That is, in the drawing, the photoelectric conversion elements 31 and 11 are connected in series via the connecting portion 12 and integrated. Both ends of the external lead electrode are provided at 5.

パネルの上端、下端に枠と電気的にシヨートし
ないように分離溝62が設けられている。この本
発明の分離溝を特に設けたことにより、光電変換
装置の有効面積を精密に規定することができ、さ
らにこの分離溝の外側に導電膜が存在しても(即
ちマスクを用いないため被膜が基板全面に一般に
作製される)この残存導電膜と素子とを完全に電
気的に分離することが可能となつた。
Separation grooves 62 are provided at the upper and lower ends of the panel to prevent electrical contact with the frame. By specifically providing the separation groove of the present invention, it is possible to precisely define the effective area of the photoelectric conversion device, and furthermore, even if a conductive film exists outside the separation groove (i.e., since no mask is used, the It has now become possible to completely electrically isolate this remaining conductive film (which is generally formed over the entire surface of the substrate) and the device.

第1図のパネルにおいて、その大きさは20cm×
60cm、40cm×120cm、40cm×60cm等の任意の大き
さを設計によつて得ることができる。
In the panel shown in Figure 1, its size is 20cm x
Any size such as 60 cm, 40 cm x 120 cm, 40 cm x 60 cm, etc. can be obtained by design.

第1図における(A−A′)の縦断面図を第2
図に示す。(B−B′)の縦断面図を第3図A(C
−C′)の縦断面図を第3図Bに示している。
The vertical cross-sectional view of (A-A') in Figure 1 is shown in Figure 2.
As shown in the figure. The vertical cross-sectional view of (B-B') is shown in Figure 3
-C') is shown in FIG. 3B.

さらに本発明の端部の構造を(D−D′)の縦
断面図を第4図Bに、Eを第4図Aに拡大して示
している。番号はそれぞれに対応させている。
Further, the structure of the end portion of the present invention is shown in FIG. 4B as a vertical sectional view taken along line (D-D'), and in FIG. 4A as enlarged view E. The numbers correspond to each other.

第2図は第1図A−A′の縦断面図を示す。即
ち、光電変換装置の製造工程を示す縦断面図であ
る。
FIG. 2 shows a longitudinal sectional view of FIG. 1 along line A-A'. That is, it is a longitudinal cross-sectional view showing the manufacturing process of the photoelectric conversion device.

第2図、第4図において絶縁表面を有する基板
例えば透光性基板1即ちガラス板(例えば厚さ
1.2mm、長さ(図面では左右方向)60cm、巾20cm)
を用いた。さらにこの上面に全面にわたつて透光
性導電膜例えばITO(約1500Å)+SnO2(200〜400
Å)またはハロゲン元素が添加された酸化スズを
主成分とする透光性導電膜(1500〜2000Å)を真
空蒸着法、LP CVD法、プラズマCVD法または
スプレー法により形成させた。この第1の導電膜
は外部引出し電極部においては不要であるが、マ
スクを用いた場合における製造価格の上昇を避け
るためにマスクを用いたパターニングは行なわな
い。従つて、第1図における周辺部59にも透光
性導電膜CTFが形成されることになる。
In FIGS. 2 and 4, a substrate having an insulating surface, such as a transparent substrate 1 or a glass plate (for example, a
1.2mm, length (left and right in the drawing) 60cm, width 20cm)
was used. Furthermore, a transparent conductive film such as ITO (approximately 1500 Å) + SnO 2 (approximately 1500 Å)
A transparent conductive film (1500 to 2000 Å) mainly composed of tin oxide or tin oxide doped with a halogen element was formed by vacuum evaporation, LP CVD, plasma CVD, or spraying. Although this first conductive film is not necessary in the external lead-out electrode portion, patterning using a mask is not performed in order to avoid an increase in manufacturing cost when a mask is used. Therefore, the transparent conductive film CTF is also formed in the peripheral portion 59 in FIG. 1.

この後この基板の下側または上側よりYAGレ
ーザ加工機(日本レーザ製)により出力0.5〜3W
出力を加え、スポツト径30〜70μmφ代表的には
50μmφをマイクロ・コンピユータを制御して照
射し、その走査によりスクライブライン用開溝1
3,13′を形成させ、各素子領域間および外部
引出し電極領域を分割した。そして第1の電極を
作製した。
After this, a YAG laser processing machine (manufactured by Nippon Laser) is used to output 0.5 to 3W from the bottom or top of this board.
Add output, and the spot diameter is typically 30 to 70μmφ.
A microcomputer is controlled to irradiate 50μmφ, and the scanning creates the opening groove 1 for the scribe line.
3 and 13' were formed to divide each element region and the external lead electrode region. Then, a first electrode was produced.

この第1のLSにより形成された開溝13,1
3′は巾約50μm、長さ20cmとし、深さは第1の
電極それぞれを完全に切断分離した。この長さは
基板第1図における上端から下端まで通り抜けて
いる。
Open groove 13,1 formed by this first LS
3' had a width of about 50 μm and a length of 20 cm, and the depth was such that each of the first electrodes was completely cut and separated. This length passes through the board from the top end to the bottom end in FIG.

かくして外部引出し電極領域5第1の素子領域
31および第2の素子領域11を構成させた。こ
れらの素子の巾は10〜20mmとした。
In this way, the external extraction electrode region 5, the first element region 31, and the second element region 11 were constructed. The width of these elements was 10 to 20 mm.

さらにこの第1の開溝13,13′とは直角方
向に第1の枠用の開溝を第4図における56に示
すごとくに作製した。この第1の枠用の開溝56
は端部70より1mmの巾で内側に設けた。
Furthermore, an opening groove for the first frame was made in a direction perpendicular to the first opening grooves 13, 13' as shown at 56 in FIG. Open groove 56 for this first frame
was provided inside the end portion 70 with a width of 1 mm.

この後この上面にプラズマCVD法またはLP
CVD法、光CVD法、光プラズマCVD法、LT
CVD法(HOMO CVD法ともいう)によりPNま
たはPIN接合を有する非端結晶半導体層3を0.2
〜1.0μm代表的には0.4〜0.6μmの厚さに形成させ
た。その代表例はP型半導体(SixC1-x X=
0.850〜150Å)42−I型アモルフアスまたはセ
ミアモルフアスのシリコン半導体(0.4〜0.6μm)
43−N型の微結晶(100〜200Å)を有する半導
体44よりなる1つのPIN接合を有する非単結晶
半導体3を形成させた。この半導体として、P型
半導体(SixC1-x)−型Si半導体−N型Si半導体
−P型Si半導体−型SixGe1-x半導体−N型半導
体よりなる2つのPIN接合と1つのPN接合を有
するタンデム型のPINPIN……PIN接合の半導体
3としてもよい。
After this, plasma CVD method or LP is applied to this upper surface.
CVD method, optical CVD method, optical plasma CVD method, LT
A non-edge crystal semiconductor layer 3 having a PN or PIN junction is formed by CVD method (also called HOMO CVD method) at 0.2
It was formed to a thickness of ~1.0 μm, typically 0.4 to 0.6 μm. A typical example is a P-type semiconductor (Si x C 1- x
0.850~150Å) 42-I type amorphous or semi-amorphous silicon semiconductor (0.4~0.6μm)
A non-single-crystal semiconductor 3 having one PIN junction made of a semiconductor 44 having 43-N type microcrystals (100 to 200 Å) was formed. This semiconductor consists of two PIN junctions consisting of a P-type semiconductor (Si x C 1-x ) - type Si semiconductor - N-type Si semiconductor - P-type Si semiconductor - type Si x Ge 1-x semiconductor - N-type semiconductor, and The semiconductor 3 may be a tandem type PINPIN having two PN junctions...a PIN junction semiconductor 3.

かかる非単結晶半導体3をCTF2上の第1の
開溝13,13′、さらに第1の枠用開溝56上
に全面にわたつて均一の膜厚で形成させた。さら
に第2図Bに示されるごとく、第1の開溝13の
左側に第2の開溝18を50μmの巾に100〜500μ
mの距離17をわたらせて第2のLS工程により
形成された。このレーザはガラス1の下方向また
はこの基板の上方のいずれからも行つてよい。
The non-single crystal semiconductor 3 was formed to have a uniform thickness over the entire surface of the first grooves 13 and 13' on the CTF 2 and also on the first frame groove 56. Furthermore, as shown in FIG. 2B, a second open groove 18 is formed on the left side of the first open groove 13 with a width of 50 μm and a width of 100 to 500 μm.
The second LS process was performed over a distance 17 of m. The laser may be applied either from below the glass 1 or from above the substrate.

かくして第2の開溝18は第1の電極の側面
8,9を露出させた。この第2の開溝により形成
された第1の電極の右側の側面9の存在は第1の
電極37の側面16より左側の第1の素子の第1
の電極位置上にわたつて設けられていることが特
徴である。そして第2図Bに示されるごとく、第
1の電極31の内部に入つてしまうことにより、
第1の電極の側面を8,9と露出せしめている。
かくすることにより第1の素子の第1の電極37
の一部が第2の開溝の右側に残存している。かか
る残存領域がない場合、レーザ光の高熱(〜2000
℃)によりCTF2よりもはるかに加工されやす
いため、第1の開溝13に充填された半導体が吹
き飛んでしまう。そのため第1および第2の素子
の第1の電極間のアイソレイシヨンが不可能にな
る。このことにより第2図Bに示すごとく、第2
の開溝が第1の電極の内部に入つて設けられてい
ることはきわめて重要である。この9の部分に残
存するCTFは50〜500μmの巾を有せしめた。こ
のレーザ光が1〜5Wで多少強すぎでこのCTF3
7の深さ方向のすべてを除去してしまい、その結
果側面8に第2図Cで第2の電極38を密接させ
ても実用上何等問題はない。即ちレーザ光の出力
パルスの強さに余裕を与えることができることが
本発明の工業的応用の際きわめて重要である。
The second open groove 18 thus exposed the side surfaces 8, 9 of the first electrode. The presence of the right side surface 9 of the first electrode formed by the second groove causes the first electrode of the first element on the left side of the side surface 16 of the first electrode 37 to
It is characterized by being provided over the electrode positions. Then, as shown in FIG. 2B, by entering the inside of the first electrode 31,
The side surfaces 8 and 9 of the first electrode are exposed.
By doing so, the first electrode 37 of the first element
A part of it remains on the right side of the second open groove. If there is no such residual area, the high heat of the laser light (~2000
CTF2 is much easier to process than the CTF2, so the semiconductor filled in the first groove 13 is blown away. Therefore, isolation between the first electrodes of the first and second elements becomes impossible. As a result, as shown in Figure 2B, the second
It is very important that the groove is provided inside the first electrode. The CTF remaining in this portion 9 had a width of 50 to 500 μm. This laser beam is 1~5W, which is a little too strong, so this CTF3
7 in the depth direction, and as a result, there is no practical problem even if the second electrode 38 is brought close to the side surface 8 as shown in FIG. 2C. That is, it is extremely important for the industrial application of the present invention to be able to provide a margin for the intensity of the output pulse of the laser beam.

第2図において、さらにこの上面に第2図Cに
示されるごとく、裏面の第2の電極4を形成し、
さらに第3のLS法により、切断分離用の第3の
開溝20を設けた。
In FIG. 2, a second electrode 4 on the back surface is further formed on this top surface as shown in FIG. 2C,
Furthermore, a third open groove 20 for cutting and separation was provided by the third LS method.

この第2の電極4は透光性導電膜を700〜1400
Åの厚さにITO(酸化インジユームスズ)により
形成し、さらにその上面に反射性金属の銀、アル
ミニユームまたはクロムを300〜3000Åの厚さに
形成した。さらにその上面に銅、アルミニユーム
またはアルミニユームとニツケルとの2層膜を形
成させた。例えば、ITOを1050Å、クロムを500
Å、銅を1000Å、さらにニツケルを1500Åの3層
構造とした。このITOと反射性金属は裏面側での
入射光10の反射を促し、600〜800nmの長波長
光を有効に光電変換させるためのものである。さ
らにニツケルは外部引出し電極部5においてパツ
ド49と外部接続体23との密着性を向上させる
ためのものである。これらは電子ビーム蒸着法ま
たはプラズマCVD法を用いて半導体層3を劣化
させない300℃以下の温度で形成させた。
This second electrode 4 is made of a transparent conductive film with a thickness of 700 to 1400
It is formed of ITO (indium tin oxide) to a thickness of 300 to 3000 Å on its upper surface. Furthermore, a two-layer film of copper, aluminum, or aluminum and nickel was formed on the upper surface. For example, ITO at 1050Å, chromium at 500Å
It has a three-layer structure of 1,000 Å of copper, and 1,500 Å of nickel. This ITO and reflective metal promote reflection of incident light 10 on the back surface side and effectively photoelectrically convert long wavelength light of 600 to 800 nm. Furthermore, nickel is used to improve the adhesion between the pad 49 and the external connector 23 in the external lead electrode portion 5. These were formed using an electron beam evaporation method or a plasma CVD method at a temperature of 300° C. or lower, which does not deteriorate the semiconductor layer 3.

このITOは半導体3と裏面電極4との化学反応
による信頼性低下の防止、即ち信頼性の向上にも
役立つている。
This ITO is also useful for preventing a decrease in reliability due to a chemical reaction between the semiconductor 3 and the back electrode 4, that is, improving reliability.

かくのごとき裏面電極をレーザ光を上方より照
射して第2の電極を切断分離して第3の開溝20
(巾50μm)を形成した場合を示している。この
レーザ光は半導体特に上面に密接するNまたはP
型の半導体層をえぐりだし40隣合つた第1の素
子31‖第2の素子11間の開溝部での残存金属
または導電性半導体によるクロストーク(リーク
電流)の発生を防止した。
The back electrode is irradiated with a laser beam from above to cut and separate the second electrode to form a third open groove 20.
(width 50 μm) is shown. This laser light is applied to N or P which is in close contact with the semiconductor, especially the top surface.
By hollowing out the semiconductor layer of the mold 40, generation of crosstalk (leakage current) due to residual metal or conductive semiconductor in the open groove between the adjacent first element 31 and second element 11 was prevented.

特にこの半導体3がP型半導体層42、型半
導体層43、N型半導体層44と例えば1つの
PIN接合を有し、このN型半導体層が微結晶また
は多結晶構造を有する場合、1〜200(Ωcm)-1
高い電気伝導度を持つ。このためN型導電性半導
体層をえぐり出して除去し、凹部に真性半導体を
設けてリーク電流発生を防止することはきわめて
重要であつた。このえぐりだしは型半導体層を
越え、第1の電極用のCTFにまで達成しないこ
とが好ましい。このI層の表面を酸化して酸化珪
素とすると、さらにリーク電流を少なくすること
ができた。
In particular, this semiconductor 3 has a P-type semiconductor layer 42, a N-type semiconductor layer 43, an N-type semiconductor layer 44, and, for example, one
When the N-type semiconductor layer has a PIN junction and has a microcrystalline or polycrystalline structure, it has a high electrical conductivity of 1 to 200 (Ωcm) −1 . For this reason, it is extremely important to hollow out and remove the N-type conductive semiconductor layer and provide an intrinsic semiconductor in the recessed portion to prevent leakage current generation. It is preferable that this gouging does not go beyond the mold semiconductor layer and do not reach the CTF for the first electrode. When the surface of this I layer was oxidized to silicon oxide, the leakage current could be further reduced.

さらに第4図に示すごとく、第1の枠用の開溝
56の端部側に第2の枠用の開溝57を形成し、
分離溝62を構成させた。この第2の枠用の開溝
は少なくとも第2の導電膜4をえぐり出すことが
重要である。その面を第2図Cにおける第3の開
溝と同一レーザ出力で形成してもよい。しかしさ
らに強くして第4図Bに示すごとく、その下の半
導体3、第1の導電膜2をも同時切断してしまう
ことは製造上きわめて容易であり、この時、第1
の枠用開溝56との間に間〓を50〜500μm有し、
ここにCTF61を残存させ、第2の開溝に形成
により第1の開溝内に充填されている半導体が飛
び散つてしまうことを防いだ。
Furthermore, as shown in FIG. 4, an opening groove 57 for the second frame is formed on the end side of the opening groove 56 for the first frame,
A separation groove 62 was formed. It is important that at least the second conductive film 4 is hollowed out in the opening groove for the second frame. The surface may be formed with the same laser output as the third groove in FIG. 2C. However, as shown in FIG. 4B, it is extremely easy to make the semiconductor 3 and the first conductive film 2 below it at the same time.
It has a gap of 50 to 500 μm between the opening groove 56 for the frame,
The CTF 61 was left here to prevent the semiconductor filled in the first groove from scattering by forming it in the second groove.

かくして第2図Cに示されるごとく、複数の素
子31,11を連結部12で直列接続した。
Thus, as shown in FIG.

同時に外部引出し電極5を何等余分の工程を加
えることなしに作製することができ、光電変換装
置としてのLS方式による低価格整合が可能とな
つた。
At the same time, the external extraction electrode 5 can be manufactured without adding any extra steps, making it possible to match the photoelectric conversion device at low cost using the LS method.

第2図D、第4図Bはさらに本発明を光電変換
装置として完成させんとしたものであり、即ちパ
ツシベイシヨン膜としてプラズマ気相法により窒
化珪素膜21を500〜2000Åの厚さに形成させ、
各素子間のリーク電流の発生を防いだ。これらに
ポリイミド、ポリアミド、カプトンまたはエポキ
シ等の有機樹脂22を充填した。
FIG. 2D and FIG. 4B show the present invention further completed as a photoelectric conversion device, that is, a silicon nitride film 21 is formed as a passivation film to a thickness of 500 to 2000 Å by plasma vapor phase method. ,
This prevents leakage current between each element. These were filled with an organic resin 22 such as polyimide, polyamide, Kapton or epoxy.

かくして照射光10に対して、この実施例のご
とき基板(60cm×20cm)において、各素子を巾
14.35mm、連結部12の巾150μm、外部引出し電
極部5の巾10mm、周辺部694mmにより有効面積
(192mm×14.35mm×40段 1102cm2即ち91.8%)を
得ることができた。その結果、セグメントが10.6
%の変換効率を有する場合、パネルにて9.7%
(AM1(100mW/cm2))にて11.6Wの出力電力を
有せしめることができた。
Thus, for the irradiation light 10, the width of each element on the substrate (60 cm x 20 cm) as in this example is
The effective area (192 mm x 14.35 mm x 40 stages 1102 cm 2 , or 91.8%) was obtained by 14.35 mm, the width of the connecting portion 12 of 150 μm, the width of the external extraction electrode portion 5 of 10 mm, and the peripheral portion of 694 mm. As a result, the segment is 10.6
% conversion efficiency, 9.7% at panel
(AM1 (100 mW/cm 2 )) was able to provide an output power of 11.6 W.

さらに金属マスクをまつたく用いないため、大
面積パネルの製造工程において何等の工業上の支
障がなく、大電力発生用の大面積低価格大量生産
用にきわめて適している。
Furthermore, since no metal mask is used, there is no industrial problem in the manufacturing process of large-area panels, making it extremely suitable for large-area, low-cost mass production for generating large amounts of power.

以上のYAGレーザのスポツト層をその出力3
〜5W(30μm)、5〜8W(50μm)で用いた場合で
あるが、さらにそのスポツト径を技術思想におい
て小さくすることにより、この連結部をより小さ
く、ひいては光電変換装置としての有効面積をよ
り向上させることができるという進歩性を有して
いる。
The spot layer of the YAG laser with more than 3 outputs
~5W (30μm) and 5~8W (50μm), but by further reducing the spot diameter based on the technical concept, this connection part can be made smaller and the effective area as a photoelectric conversion device can be further increased. It has an inventive step in that it can be improved.

第3図は本発明の外部引出し電極5,41を第
1図(B−B′)、(C−C′)に対応してその縦断面
図で示す。
FIG. 3 shows the external extraction electrodes 5, 41 of the present invention in a longitudinal sectional view corresponding to FIGS. 1 (B-B') and (C-C').

第3図Aは第1の外部引出し電極部の構造を示
し、第2図に対応しているが、外部引出し電極部
5は外部接続体47に接触するパツド49を有
し、このパツド49は隣の素子の第2の電極(上
側電極)4と連結している。この時、外部接続体
47の加圧が強すぎて、パツド49がその下の第
1の導電膜53に半導体3を突き抜けてシヨート
しても、隣の素子の第1の電極2とシヨートしな
いように開溝13′を設け、電極部5の第1のパ
ツド49とその隣に位置している素子の第1の電
極2とを電気的に離間させている。また外側部は
基板1の端部であり、導体、半導体とも側面2
0′により切断分離されている。
FIG. 3A shows the structure of the first externally drawn electrode section and corresponds to FIG. 2, but the externally drawn electrode section 5 has a pad 49 that contacts the external connector 47, It is connected to the second electrode (upper electrode) 4 of the adjacent element. At this time, even if the pressure applied to the external connector 47 is too strong and the pad 49 shoots through the semiconductor 3 to the first conductive film 53 underneath, it will not shoot with the first electrode 2 of the adjacent element. An open groove 13' is provided to electrically separate the first pad 49 of the electrode section 5 from the first electrode 2 of the element located next to it. Also, the outer part is the edge of the substrate 1, and the side surface 2 for both conductors and semiconductors.
It is cut and separated by 0'.

さらに第3図Bは第2の外部引出し電極部の構
造を示している。この第2の電極部は、隣の光電
変換素子の下側の第1の電極2の側面55にパツ
ド48が第2の導電性材料により18′にて連結
して設けられている。さらにパツド48は外部接
続体46と電気的に連結接触している。ここでも
開溝20″、端部20によりパツド48はまつ
たく他の光電変更素子と電気的に分離されてお
り、1つのパネルで合わせ用マスクをまつたく用
いることなしに光電変換装置を作ることができる
という特徴を有する。
Furthermore, FIG. 3B shows the structure of the second external extraction electrode section. This second electrode portion is provided with a pad 48 connected to the side surface 55 of the first electrode 2 under the adjacent photoelectric conversion element at 18' by a second conductive material. Furthermore, the pad 48 is in electrical connection contact with the external connection 46. Here again, the pad 48 is electrically isolated from other photoelectric conversion elements by the opening groove 20'' and the end portion 20, making it possible to create a photoelectric conversion device in one panel without using a matching mask. It has the characteristic of being able to

第4図は本発明の第1図におけるD−D′およ
びEの拡大図である。
FIG. 4 is an enlarged view of D-D' and E in FIG. 1 of the present invention.

第4図Aにおいて、2つの素子31,11およ
び連結部12を有している。側端部70およびそ
の近傍においても、第4図Bに示すごとく、
CTF59、第2導電膜58が残存してしまう。
このため、これらの導体が残存しても素子31,
11の特性が劣化しないようにすること、さらに
この導体69が残存しても、ここの部分を外枠6
0で固定することが可能な構造を有せしめてい
る。即ち、基板の側端部にそつて、第1の導電膜
2は第1の枠用の開溝56を形成している。さら
にこの第1の枠用の開溝を覆つて、半導体3、第
2の導電膜4を形成する。その後、第1の枠用の
開溝56の端側にわたつて第2の枠用の開溝57
を設け、この開溝をLSにより作り、導体2,4
半導体3を切断分離している。すると第2の導電
膜4と第1の導電膜61とがシヨートしても、第
1の枠用の開溝56により電極2,4間のシヨー
トを防ぐことができる。また、アルミサツシ、炭
素繊維等による枠60により、導体69が加圧さ
れ、シヨートしても、素子31,11は何等の特
性劣化がない。即ち、側端部は2つの枠用の開溝
56,57による分離溝62により初めて安定に
外枠等により機械的に補強することができた。そ
してこの外枠によつて素子が劣化することがな
く、樹脂63で枠と光電変換装置と固めても、十
分信頼性の高い装置とすることが可能となつた。
In FIG. 4A, it has two elements 31, 11 and a connecting part 12. Also in the side end portion 70 and its vicinity, as shown in FIG. 4B,
The CTF 59 and the second conductive film 58 remain.
Therefore, even if these conductors remain, the elements 31,
In addition, even if this conductor 69 remains, this part should be removed from the outer frame 6.
It has a structure that can be fixed at 0. That is, the first conductive film 2 forms an opening 56 for the first frame along the side edge of the substrate. Further, a semiconductor 3 and a second conductive film 4 are formed to cover this first frame groove. Thereafter, an open groove 57 for the second frame is formed across the end side of the open groove 56 for the first frame.
, make this open groove with LS, and connect conductors 2 and 4.
The semiconductor 3 is cut and separated. Then, even if the second conductive film 4 and the first conductive film 61 are shot, the opening between the electrodes 2 and 4 can be prevented by the opening groove 56 for the first frame. Moreover, even when the conductor 69 is pressurized and shot by the frame 60 made of aluminum sash, carbon fiber, etc., the characteristics of the elements 31 and 11 do not deteriorate in any way. That is, the side end portions could be stably mechanically reinforced by the outer frame etc. for the first time due to the separation groove 62 formed by the two frame opening grooves 56 and 57. The outer frame does not cause deterioration of the element, and even if the frame and the photoelectric conversion device are solidified with the resin 63, it has become possible to obtain a sufficiently reliable device.

またさらにこのパネル例えば40cm×20cmまたは
60cm×20cmを6ケまたは4ケに直列に枠内に組み
合わせることによりパツケージされ、120cm×40
cmのNEDO規格の大電力用のパネルを設けるこ
とが可能である。
Furthermore, this panel for example 40cm x 20cm or
A package is made by combining 60cm x 20cm into 6 or 4 pieces in series within a frame, and 120cm x 40
It is possible to install a panel for high power consumption according to the NEDO standard of cm.

またこのNEDO規格のパネルはシーフレツク
スにより他のガラス板を本発明の光電変換装置の
反対面側(図面では上側)にはりあわせて合わせ
ガラスとし、その間に光電変換装置を配置し、風
圧、雨等に対し機械強度の増加を図ることも有効
である。
In addition, this NEDO standard panel is made by laminating another glass plate using Seaflex on the opposite side (upper side in the drawing) of the photoelectric conversion device of the present invention, and the photoelectric conversion device is placed between them, so that wind pressure, rain, etc. It is also effective to increase mechanical strength.

第1図〜第4図において光入射は下側のガラス
板よりとした。しかし本発明はその光の入射側を
下側に限定するものではない。
In FIGS. 1 to 4, light was incident from the lower glass plate. However, the present invention does not limit the light incident side to the lower side.

即ち、基板を可曲性の絶縁表面を有する基板例
えばアルミニユームを陽極化成させたものを用
い、上面の第2の電極をITOのみとすることによ
り、上面よりの入射による電光変換を行うことを
可能とする。
That is, by using a substrate with a flexible insulating surface, such as anodized aluminum, and using only ITO as the second electrode on the top surface, it is possible to perform electro-optical conversion by incidence from the top surface. shall be.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の光電変換装置のパネルであ
る。第2図は本発明の光電変換装置の製造工程を
示す縦断面図である。第3図、第4図は本発明の
第1図の光電変換装置を拡大して示した縦断面図
である。
FIG. 1 shows a panel of a photoelectric conversion device of the present invention. FIG. 2 is a longitudinal sectional view showing the manufacturing process of the photoelectric conversion device of the present invention. 3 and 4 are enlarged vertical cross-sectional views of the photoelectric conversion device of FIG. 1 of the present invention.

Claims (1)

【特許請求の範囲】 1 絶縁表面を有する基板上に設けられた第1の
導電膜と、該導電膜上に設けられた非単結晶半導
体と、該非単結晶半導体上に設けられた第2の導
電膜とを有する光電変換素子を複数直列に接続し
た光電変換装置であつて、前記第1の導電膜には
該導電膜のみを光電変換装置の周辺部から電気的
に分離する第1の枠用の開溝が設けられており、
前記第1の導電膜と非単結晶半導体と第2の導電
膜とには、該第1の導電膜と非単結晶半導体と第
2の導電膜とを光電変換装置の周辺部より電気的
に分離する第2の枠用の開溝が、前記第1の枠用
の開溝に沿つてかつ前記第1の枠用の開溝より光
電変換装置の周辺部側に設けられていることを特
徴とする光電変換装置。 2 絶縁表面を有する基板上に設けられた第1の
導電膜と、該導電膜上に設けられた非単結晶半導
体と、該非単結晶半導体上に設けられた第2の導
電膜とを有する光電変換素子を複数直列に接続し
た光電変換装置の作製方法であつて、前記第1の
導電膜に該導電膜のみを光電変換装置の周辺部か
ら電気的に分離するための第1の枠用の開溝を形
成する工程と、前記第1の導電膜と非単結晶半導
体と第2の導電膜とに該第1の導電膜と非単結晶
半導体と第2の導電膜とを光電変換装置の周辺部
より電気的に分離するための第2の枠用の開溝を
前記第1の枠用の開溝に沿つてかつ前記枠用の開
溝より光電変換装置の周辺部側に形成する工程と
を有することを特徴とする光電変換装置の作製方
法。
[Claims] 1. A first conductive film provided on a substrate having an insulating surface, a non-single crystal semiconductor provided on the conductive film, and a second conductive film provided on the non-single crystal semiconductor. A photoelectric conversion device in which a plurality of photoelectric conversion elements each having a conductive film are connected in series, wherein the first conductive film includes a first frame that electrically isolates only the conductive film from a peripheral portion of the photoelectric conversion device. There is an opening groove for
The first conductive film, the non-single crystal semiconductor, and the second conductive film are electrically connected to the first conductive film, the non-single crystal semiconductor, and the second conductive film from the periphery of the photoelectric conversion device. The opening groove for the second frame to be separated is provided along the opening groove for the first frame and closer to the periphery of the photoelectric conversion device than the opening groove for the first frame. Photoelectric conversion device. 2. A photovoltaic device having a first conductive film provided on a substrate having an insulating surface, a non-single crystal semiconductor provided on the conductive film, and a second conductive film provided on the non-single crystal semiconductor. A method for manufacturing a photoelectric conversion device in which a plurality of conversion elements are connected in series, wherein the first conductive film includes a first frame for electrically isolating only the conductive film from a peripheral portion of the photoelectric conversion device. a step of forming an open groove; and a step of forming an open groove between the first conductive film, the non-single crystal semiconductor, and the second conductive film; A step of forming an opening groove for a second frame to electrically isolate it from the peripheral area along the opening groove for the first frame and closer to the peripheral area of the photoelectric conversion device than the opening groove for the frame. A method for manufacturing a photoelectric conversion device, comprising:
JP58168555A 1983-09-12 1983-09-12 Photoelectric conversion device and manufacture thereof Granted JPS6059785A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58168555A JPS6059785A (en) 1983-09-12 1983-09-12 Photoelectric conversion device and manufacture thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58168555A JPS6059785A (en) 1983-09-12 1983-09-12 Photoelectric conversion device and manufacture thereof

Publications (2)

Publication Number Publication Date
JPS6059785A JPS6059785A (en) 1985-04-06
JPH0566754B2 true JPH0566754B2 (en) 1993-09-22

Family

ID=15870193

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58168555A Granted JPS6059785A (en) 1983-09-12 1983-09-12 Photoelectric conversion device and manufacture thereof

Country Status (1)

Country Link
JP (1) JPS6059785A (en)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60100480A (en) * 1983-11-04 1985-06-04 Semiconductor Energy Lab Co Ltd Manufacture of photoelectric converter
JPS60100479A (en) * 1983-11-04 1985-06-04 Semiconductor Energy Lab Co Ltd Photoelectric converter
JPS60100482A (en) * 1983-11-05 1985-06-04 Semiconductor Energy Lab Co Ltd Manufacture of photoelectric converting semicoductor device
JPS60100481A (en) * 1983-11-05 1985-06-04 Semiconductor Energy Lab Co Ltd Photoelectric converting semiconductor device
JPH07105511B2 (en) * 1986-04-14 1995-11-13 三洋電機株式会社 Photovoltaic device manufacturing method
US4963600A (en) * 1988-12-19 1990-10-16 E. I. Du Pont De Nemours And Company Chroma neutralization of clear coats by adding pigment dispersions

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5712568A (en) * 1980-06-02 1982-01-22 Rca Corp Method of producing solar battery
JPS5753986A (en) * 1980-07-25 1982-03-31 Eastman Kodak Co
JPS5996783A (en) * 1983-09-12 1984-06-04 Semiconductor Energy Lab Co Ltd Photoelectric conversion device
JPS5996778A (en) * 1982-11-24 1984-06-04 Semiconductor Energy Lab Co Ltd Manufacture of photoelectric conversion device
JPS5996779A (en) * 1982-11-24 1984-06-04 Semiconductor Energy Lab Co Ltd Photoelectric conversion device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5712568A (en) * 1980-06-02 1982-01-22 Rca Corp Method of producing solar battery
JPS5753986A (en) * 1980-07-25 1982-03-31 Eastman Kodak Co
JPS5996778A (en) * 1982-11-24 1984-06-04 Semiconductor Energy Lab Co Ltd Manufacture of photoelectric conversion device
JPS5996779A (en) * 1982-11-24 1984-06-04 Semiconductor Energy Lab Co Ltd Photoelectric conversion device
JPS5996783A (en) * 1983-09-12 1984-06-04 Semiconductor Energy Lab Co Ltd Photoelectric conversion device

Also Published As

Publication number Publication date
JPS6059785A (en) 1985-04-06

Similar Documents

Publication Publication Date Title
JP5470248B2 (en) Solar cell manufacturing method and solar cell
JPH0518274B2 (en)
JPH0572112B2 (en)
JPH0419713B2 (en)
JPH0566754B2 (en)
JP3393842B2 (en) Method for manufacturing photoelectric conversion device
JPS6059784A (en) Manufacture of photoelectric conversion semiconductor device
JPH0476227B2 (en)
JPH0415631B2 (en)
JPS5996778A (en) Manufacture of photoelectric conversion device
JPS5996783A (en) Photoelectric conversion device
JP2585503B2 (en) Laser processing method
JPS6018973A (en) Photoelectric conversion semiconductor device
US20210408313A1 (en) Strings of solar cells having laser assisted metallization conductive contact structures and their methods of manufacture
JPS62295467A (en) Photoelectric convertor
JPH0566756B2 (en)
JPH0566755B2 (en)
JP2001111079A (en) Manufacturing method of photoelectric conversion device
JPS6095980A (en) Photoelectric conversion device
JPS6085572A (en) Manufacture of photoelectric conversion semiconductor device
JPS63146474A (en) Manufacture of photoelectric conversion device
JPS59155973A (en) Photoelectric conversion semiconductor device
JPH0758797B2 (en) Method for manufacturing photoelectric conversion semiconductor device
JPH0570311B2 (en)
JPH0572113B2 (en)