JPS5994853A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS5994853A
JPS5994853A JP20474982A JP20474982A JPS5994853A JP S5994853 A JPS5994853 A JP S5994853A JP 20474982 A JP20474982 A JP 20474982A JP 20474982 A JP20474982 A JP 20474982A JP S5994853 A JPS5994853 A JP S5994853A
Authority
JP
Japan
Prior art keywords
semiconductor device
carrier
protrusion
groove
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP20474982A
Other languages
English (en)
Inventor
Takashi Watanabe
孝 渡邊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Nippon Electric Co Ltd filed Critical NEC Corp
Priority to JP20474982A priority Critical patent/JPS5994853A/ja
Publication of JPS5994853A publication Critical patent/JPS5994853A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K13/00Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
    • H05K13/0084Containers and magazines for components, e.g. tube-like magazines

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は半導体装置の構造に関するものである。
一般に半導体装置はキャリアに収納される。
従来の半導体i*rキャリアに収納又はキャリアから取
り出すとき、外部リードがキャリアの一部に接触してリ
ード曲り、リードキズといった不具合を生ずることがあ
る。
本発明の目的は半導体装置をキャリアに収納したり、キ
ャリアから取り出す際にリード曲り、リードキズが発生
しない構造の半導体装置全提供することにある。
本発明の特徴は半導体装置をキャリア内で移動させると
き、半導体装tPtに溝又は突起を設け、前記病又は前
記突起に対応する突起又は溝を有するキャリアと組み合
せることによって外部リードがキャリアの一部vc接触
しない構造にすることである。
次に本発明の実施例を図面を用いて説明する。
箸1図と第2図は夫々本発明の簗1と第2の英施例を示
すための断面図である。第1図は半導体装置1にs6.
キャリア3に前記溝6に対応して突起7を設けたもので
あり、第2図は半導体装置に突起7.キャリアに前記突
起7に対応して溝6を設けたものである。不構造にする
ことによフ、半導体装置1をキャリア3上の一方向にだ
けスライドすることができる様になる。従って半導体装
置1がキャリア3上で1#6又は突起70線上に対して
横方向にズレることを防止でき結果的に外部リード2が
キャリア3の一部に接触すること全防止できる。従って
リード曲り、リードキズのような不具合が発生しなくな
る。
第3図は不発明の第3の実施例を示fための断面図であ
る。これは前記用1の実施例の変形である。本実施例の
特徴はi46又は突起7の構造が第1の実施例に対し非
対称となっていることである。
前記溝6又は前記突起7の構造が非対称となっているこ
とによってキャリア3上で半導体装置1の向きを一定に
そろえることが容易に実現できる。
第4図と第5図は夫々本発明の第4と第5の実施例を示
すための断面図である。これらの実施例は本発明を半導
体装置とマガジンケースの組合せに応用したものである
。第4図は半導体装R1vC溝6.キャリアであるマガ
ジンケース4に前記溝6に対応して矢起7を設けたもの
であり、第5図は半導体装置1に溝6.キャリアである
マガジンケース4に前記溝6に対応して溝6′を設けた
ものである。マガジンケース4に半導体装置1を収納し
て外部リードに損傷を生じさせないためにはマガジンケ
ース4の運搬中に半導体装置1が上下。
左右1前後に移動すること全防止する必要がある。
本発明による溝6と前記溝6に対応する突起7さらに緩
衝材5との組合せ、又は溝6と@配溝6に対応する溝6
′と緩衝材5との組合せにより半導体装置1がマガジン
ケース4内で上下、左右に移動することを防止でき、結
果的に外m< IJ−ド2の損傷を防止できる。
次に、第6図と第7図は夫々本発明の第6と第7の実施
例を示すための断聞図である。第6図は半導体装置1に
2本(複数)の溝6.6を設け、キャリアに前記2本(
複数)の溝6,6に対応して突起を設けたものであり、
第7図は半導体装置1に幅の広い突起7を設け、キャリ
ア3に前記幅の広い突起7に対応した@6に設けたもの
である。
特[第7図はセラミックパッケージに対して有効である
。本実施例は第1の実施例用2の実施例。
第3の実施例いずれにも応用可能である。
第81随1箱9図、第10図は夫々本発明の第8゜第9
.第10の実施例を示″jための断面口である。
第8図は本発明による溝6と突起7の組合せの基本構造
を示すものである。
第9図は本発明による?#6又は突起7金製造する段階
でのパリの発生を考慮して丸みを設けたものである。第
10図は第8図の変形を示したものである。第8図、第
9図、第10図いずれも上側が半導体装置1.下側がキ
ャリア3又は上側がキャリア、下側が半導体装置1であ
る。本実施列は第1の実施例、第2の実施例、用3の実
施例いずれにも応用可能である。
第11図と第12図は本発明の第11.第12の実施例
を示すための概念図である。第11図は本発明による半
導体装置1に突起7全設けた場合の基本構造を示すため
の概念図である、外部リードは省略しである。第12図
は半導体装置に設ける本発明による突起7の構造の実施
例を示すための概念1図である。外部リードは省略しで
ある。半導体装置に本発明による突起を設ける場合には
、第12図に示した構造にしても同様の効果を得る、 
 ことができる。
半導体装置の製法についてはトランスファーモールドパ
ッケージによるものは成形金型を不発明による構造にす
ることにより可能であり、又セラミックパッケージによ
るものは予じめ半導体チップ全搭載する容器に本発明に
よる構造を持たせることにより可能である。
【図面の簡単な説明】
第1〜第10図は夫々本発明の第1〜M10の嘱7(壱
例?示す半導体装置の断LII]因、再11〜12図は
夫々本発明の箱11〜12の実施例を示す半導体装置の
斜視図である。 1゛凸j1図において、 1・・・・・・半導体装置(2を含む)、2・・川・外
部リード、3・・・・・・キャリア、4・・・・・・マ
ガジンケース、訃・ ・緩衝材、6.6’・山・・竹、
7 ・・突起、全示す。 第1 閃 第2閃 第3図 第4閃 第 5 閃 第6 図 第7閉 第8閃 第q 閉 第1O閃 第11閉 第12.閉

Claims (1)

    【特許請求の範囲】
  1. パッケージの任意の面に溝又は突起を有し、前記パッケ
    ージの前記溝又は前記突起の夫々に対応する突起又は溝
    を有するキャリアとの組合せでキャリア上1−足方向に
    スライドすることができることを特徴とする半導体装置
JP20474982A 1982-11-22 1982-11-22 半導体装置 Pending JPS5994853A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20474982A JPS5994853A (ja) 1982-11-22 1982-11-22 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20474982A JPS5994853A (ja) 1982-11-22 1982-11-22 半導体装置

Publications (1)

Publication Number Publication Date
JPS5994853A true JPS5994853A (ja) 1984-05-31

Family

ID=16495690

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20474982A Pending JPS5994853A (ja) 1982-11-22 1982-11-22 半導体装置

Country Status (1)

Country Link
JP (1) JPS5994853A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6127242U (ja) * 1984-07-18 1986-02-18 沖電気工業株式会社 ハイブリツドicの外装構造
US5294828A (en) * 1992-03-17 1994-03-15 Rohm Co., Ltd. Plate for supporting a punched leadframe
US5917237A (en) * 1994-04-28 1999-06-29 Rohm Co., Ltd. Semiconductor integrated circuit device and lead frame therefor

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6127242U (ja) * 1984-07-18 1986-02-18 沖電気工業株式会社 ハイブリツドicの外装構造
JPH0249728Y2 (ja) * 1984-07-18 1990-12-27
US5294828A (en) * 1992-03-17 1994-03-15 Rohm Co., Ltd. Plate for supporting a punched leadframe
US5917237A (en) * 1994-04-28 1999-06-29 Rohm Co., Ltd. Semiconductor integrated circuit device and lead frame therefor

Similar Documents

Publication Publication Date Title
JPS61269345A (ja) 半導体装置
US7143896B2 (en) Embossed carrier tape for electronic devices
KR930020626A (ko) 웨이퍼의 반송보관방법과 웨이퍼캐리어
JPS5994853A (ja) 半導体装置
GB2143371A (en) Three dimensional integrated circuit structure
US5059558A (en) Use of venting slots to improve hermetic seal for semiconductor dice housed in ceramic packages
JPH05166973A (ja) 半導体素子
JPS6143457A (ja) 半導体装置
IT1261373B (it) Superconduttori ad alta temperatura critica costituiti da eterostrutture metalliche tendenti al limite atomico.
DE69505341D1 (de) HALBLEITER-HETEROSTRUKTUR, DIE EINE II-VI-VERBINDUNG ENTHÄLT, IN OHMSCHEM KONTAKT MIT EINEM p-GaAs SUBSTRAT
JPS5927549A (ja) 半導体装置
JP7346604B2 (ja) セラミックス基板の輸送用の梱包容器
US6527998B1 (en) Method of fabricating integrated circuit pack trays using modules
JPS61225841A (ja) 樹脂封止型半導体装置
JPS61120500A (ja) マガジン
JPS5967659A (ja) 半導体装置
JP3399007B2 (ja) 半導体装置及びその搬送方法
KR20050020870A (ko) 반도체 제조공정의 자재 운반용 픽커
JPH01305553A (ja) 半導体集積回路用パッケージ
JPH0258774B2 (ja)
JPS62249464A (ja) 半導体パツケ−ジ
JPH02209746A (ja) 基板収納箱
JPS62169451A (ja) 半導体装置
JP2006332366A (ja) 半導体装置
JPH04329662A (ja) 半導体装置とその製造方法及び実装方法