JPS5994112A - 時分割位置決め制御装置 - Google Patents
時分割位置決め制御装置Info
- Publication number
- JPS5994112A JPS5994112A JP20337982A JP20337982A JPS5994112A JP S5994112 A JPS5994112 A JP S5994112A JP 20337982 A JP20337982 A JP 20337982A JP 20337982 A JP20337982 A JP 20337982A JP S5994112 A JPS5994112 A JP S5994112A
- Authority
- JP
- Japan
- Prior art keywords
- control
- actuator
- time
- address
- speed control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Programme-control systems
- G05B19/02—Programme-control systems electric
- G05B19/18—Numerical control [NC], i.e. automatically operating machines, in particular machine tools, e.g. in a manufacturing environment, so as to execute positioning, movement or co-ordinated operations by means of programme data in numerical form
- G05B19/19—Numerical control [NC], i.e. automatically operating machines, in particular machine tools, e.g. in a manufacturing environment, so as to execute positioning, movement or co-ordinated operations by means of programme data in numerical form characterised by positioning or contouring control systems, e.g. to control position from one programmed point to another or to control movement along a programmed continuous path
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/30—Nc systems
- G05B2219/34—Director, elements to supervisory
- G05B2219/34236—Multiplex for servos, actuators
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/30—Nc systems
- G05B2219/49—Nc machine tool, till multiple
- G05B2219/49273—Switch between continuous drive and index or stop mode
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の技術分野
本発明は、複数のアクチュエータの位置決めを時分割（
二行なう時分割位置決め制御装置に関するものである。
二行なう時分割位置決め制御装置に関するものである。
従来技術と問題点
（１）
従来のこの種装置は、Ｎ（Ｎは正の整数）台のアクチュ
エータを制御する場合、速度制御の帯域で決まる１サン
プリング周期を１７Ｎに分割し、該１分割時間で１台の
アクチュエータの位置決めが任意に実行できるようにし
ている。
エータを制御する場合、速度制御の帯域で決まる１サン
プリング周期を１７Ｎに分割し、該１分割時間で１台の
アクチュエータの位置決めが任意に実行できるようにし
ている。
第１図は従来装置において４台のアクチュエータを制御
する場合の処理の流れを示す原理説明図であり、Ｔ、は
１サンプリング周期、Ｔｉは１時分割時間、ＮＯ１〜Ｎ
Ｏ４はアクチュエータのアドレスを示し、またハツチン
グを施した部分１は速度制御処理用の演算時間領域を、
ドツトを施した部分２は位置追従制御処理用の演算時間
領域を、空白の部分３は空き演算時間領域をそれぞれ示
す。
する場合の処理の流れを示す原理説明図であり、Ｔ、は
１サンプリング周期、Ｔｉは１時分割時間、ＮＯ１〜Ｎ
Ｏ４はアクチュエータのアドレスを示し、またハツチン
グを施した部分１は速度制御処理用の演算時間領域を、
ドツトを施した部分２は位置追従制御処理用の演算時間
領域を、空白の部分３は空き演算時間領域をそれぞれ示
す。
同図において、アドレスＮＯ１，ＮＯ４のアクチュエー
タは速度制御中、アドレスＮＯ２，ＮＯ５のアクチュエ
ータは位置追従制御中であり、１サンプリング周期ＴＩ
中の各時分割時間Ｔｔは特定のアドレスのアクチュエー
タに１対１に八−ドウエア的に対応付けされ且つ固定さ
れている。従って、すべてのアクチュエータを任意の制
御状態で位置決めでき（２） るものの、空き時間領域３があってもこれを有効に利用
することができない。このため、アクチュエータの制御
を行なうディジタル信号処理回路には１時分割時間内に
速度制御処理を完了できる演算速度が要求される反面、
所要帯域が狭くなる位置追従制御時１：ディジタル信号
処理回路へ負荷が小さくなることから、速度制御に比較
して位置追従制御が大半を占める位置決め系ではディジ
タル信号処理回路の利用効率が著しく低下するという欠
点があった。
タは速度制御中、アドレスＮＯ２，ＮＯ５のアクチュエ
ータは位置追従制御中であり、１サンプリング周期ＴＩ
中の各時分割時間Ｔｔは特定のアドレスのアクチュエー
タに１対１に八−ドウエア的に対応付けされ且つ固定さ
れている。従って、すべてのアクチュエータを任意の制
御状態で位置決めでき（２） るものの、空き時間領域３があってもこれを有効に利用
することができない。このため、アクチュエータの制御
を行なうディジタル信号処理回路には１時分割時間内に
速度制御処理を完了できる演算速度が要求される反面、
所要帯域が狭くなる位置追従制御時１：ディジタル信号
処理回路へ負荷が小さくなることから、速度制御に比較
して位置追従制御が大半を占める位置決め系ではディジ
タル信号処理回路の利用効率が著しく低下するという欠
点があった。
発明の目的
本発明はこのような従来の欠点を改善したものであり、
その目的は、１サンプリング周期内を速度制御処理およ
び位置追従制御処理のどちらも実行できる時間領域と位
置追従制御処理専用の時間領域とに分割し、該時間領域
にアクチュエータアドレスを動的１：配置することによ
り、時分割の多重度を大きくとり、ディジタル信号処理
回路の利用効率を高めることにある。
その目的は、１サンプリング周期内を速度制御処理およ
び位置追従制御処理のどちらも実行できる時間領域と位
置追従制御処理専用の時間領域とに分割し、該時間領域
にアクチュエータアドレスを動的１：配置することによ
り、時分割の多重度を大きくとり、ディジタル信号処理
回路の利用効率を高めることにある。
発明の原理
（３）
第２図（Ａ） 、 （Ｂ）は本発明の原理説明図であり
、同１ｋ （Ａ）は１サンプリング周期内における時間
分割例を、同図ＣＢ）は動的アドレス配置例をそれぞれ
示す。なお、第２図（，４） 、 ＣＢ）において第１
図と同一符号は同一部分を示し、Ｔｖは速度制御時間領
域、ＴＰは位置追従制御時間領域、ＮＯ５，ＮＯ６はア
クチュエータのアドレスである。
、同１ｋ （Ａ）は１サンプリング周期内における時間
分割例を、同図ＣＢ）は動的アドレス配置例をそれぞれ
示す。なお、第２図（，４） 、 ＣＢ）において第１
図と同一符号は同一部分を示し、Ｔｖは速度制御時間領
域、ＴＰは位置追従制御時間領域、ＮＯ５，ＮＯ６はア
クチュエータのアドレスである。
第２図（Ａ）において、位置追従制御時間領域ＴＰでは
位置追従制御処理のみ実行されており、この領域には速
度制御を終えたアクチュエータのアドレスが配置される
。また、速度制御時間領域Ｔｖでは主に速度制御処理が
実行され、この領域にはアクセス要求が発生したアクチ
ュエータのアドレスが配置される。従って第２図（Ａ）
では、アドレスＮＯ１〜ＮＯ５のアクチュエータが速度
制御中であり、アドレスＮＯ４〜ＮＯ６のアクチュエー
タが位置追従制御中である。
位置追従制御処理のみ実行されており、この領域には速
度制御を終えたアクチュエータのアドレスが配置される
。また、速度制御時間領域Ｔｖでは主に速度制御処理が
実行され、この領域にはアクセス要求が発生したアクチ
ュエータのアドレスが配置される。従って第２図（Ａ）
では、アドレスＮＯ１〜ＮＯ５のアクチュエータが速度
制御中であり、アドレスＮＯ４〜ＮＯ６のアクチュエー
タが位置追従制御中である。
また、アドレスＮＯ１のアクチュエータがアクセス動作
を完了し、これと同時にアドレスＮＯ５のアクチュエー
タからアクセス要求があったと仮定するとアドレス配置
（４） は第２図（Ｂ）のよう（：切り換わる。即ち、速度制御
時間額域Ｔ、にあるアドレスＮＯ１のアクチュエータの
アドレスが位置追従制御時間領域８に配置換えされ、こ
れと交代にアドレスＮＯ５のアクチュエータのアドレス
が位置追従制御時間領域８から速度制御時間領域７に配
置換えされる。また、アドレスＮＯ２のアクチュエータ
のようＣニアクセス動作が完了しても他のアクチュエー
タからのアクセス要求がない場合は、アクセス要求が発
生するまでアドレスの配置換えはなく、速度制御時間領
域内で位置追従制御処理が行なわれる。
を完了し、これと同時にアドレスＮＯ５のアクチュエー
タからアクセス要求があったと仮定するとアドレス配置
（４） は第２図（Ｂ）のよう（：切り換わる。即ち、速度制御
時間額域Ｔ、にあるアドレスＮＯ１のアクチュエータの
アドレスが位置追従制御時間領域８に配置換えされ、こ
れと交代にアドレスＮＯ５のアクチュエータのアドレス
が位置追従制御時間領域８から速度制御時間領域７に配
置換えされる。また、アドレスＮＯ２のアクチュエータ
のようＣニアクセス動作が完了しても他のアクチュエー
タからのアクセス要求がない場合は、アクセス要求が発
生するまでアドレスの配置換えはなく、速度制御時間領
域内で位置追従制御処理が行なわれる。
このように本発明においては、アクチュエータの制御モ
ードに対応した個別の制御時間領域にアクチュエータア
ドレスを動的に配置するため、空き演算時間を有効に利
用することができ、接続可能なアクチュエータ数を従来
装置に比較して飛躍的Ｃ：増加させることが可能となる
。このときの最大接続台数ＮｍαＺは次式で与えられる
。
ードに対応した個別の制御時間領域にアクチュエータア
ドレスを動的に配置するため、空き演算時間を有効に利
用することができ、接続可能なアクチュエータ数を従来
装置に比較して飛躍的Ｃ：増加させることが可能となる
。このときの最大接続台数ＮｍαＺは次式で与えられる
。
Ｎｍａｘ ＝ １ ＋ Ｒｚｃｘ （（１−ρｖ）／ρ
） −（１）（５） ここで、Ｒｘｃｍは整数化関数、りは単位時間に速度制
御に費される演算時間の割合、ρアは単位時間に位置追
従制御に費される演算時間の割合であり、空き演算時間
があるためり＋ρアく１の関係にある。
） −（１）（５） ここで、Ｒｘｃｍは整数化関数、りは単位時間に速度制
御に費される演算時間の割合、ρアは単位時間に位置追
従制御に費される演算時間の割合であり、空き演算時間
があるためり＋ρアく１の関係にある。
なお、第２図でも明らかなように、本発明には同時にア
クセス可能なアクチュエータ数に制限がある。従って、
アクセス要求の発生頻度が大きくなると速度制御待ちが
発生し、このときの速度制御待ち時間がアクセス時間の
増加となって現れる。
クセス可能なアクチュエータ数に制限がある。従って、
アクセス要求の発生頻度が大きくなると速度制御待ちが
発生し、このときの速度制御待ち時間がアクセス時間の
増加となって現れる。
この場合には、接続可能なアクチュエータの台数は所要
アクセス時間を満たすという条件から決定される。
アクセス時間を満たすという条件から決定される。
第３図は本発明の一実施例装置の概略構成図であり、９
は速度制御テーブル、１ｏは位置追従制御テーブル、１
１は特殊コマンドテーブル、１２はアクチュエータのア
ドレスコード、１３は位置決め制御コマンド、１４はデ
ィジタル信号処理回路、１５はサンプリング回路、１６
はデータ分配回路、Ｐ１〜Ｐ８はアドレスＮＯ１〜Ｎ０
ｆ３に対応する位置情報、Ｄ、 −Ｄ８はアドレスＮＯ
１〜ＮＯＢに対応するアクチュエータ駆動信号である。
は速度制御テーブル、１ｏは位置追従制御テーブル、１
１は特殊コマンドテーブル、１２はアクチュエータのア
ドレスコード、１３は位置決め制御コマンド、１４はデ
ィジタル信号処理回路、１５はサンプリング回路、１６
はデータ分配回路、Ｐ１〜Ｐ８はアドレスＮＯ１〜Ｎ０
ｆ３に対応する位置情報、Ｄ、 −Ｄ８はアドレスＮＯ
１〜ＮＯＢに対応するアクチュエータ駆動信号である。
同図において、速度制御テーブル９には速度制御中のア
クチュエータのアドレスが記憶され、位置追従制御テー
ブル１０には位置追従制御中のアクチュエータのアドレ
スが記憶されている。また、特殊コマンドテーブル１１
には、速度制御テーブル９に位置するが位置追従制御中
であるアクチュエータのアドレスと、速度制御２位置追
従制御以外の制御モードにあるアクチュエータのアドレ
スと、その制御コマンドが記憶されている。ここで、速
度制御テーブル９は１／４サンプリング周期でシーケン
シャルにアクチュエータのアドレスコード１２を送出す
るが、位置追従制御処理専用のＰ領域では位置追従制御
テーブル１０が参照され、ここからアクチュエータのア
ドレスコード１２が送出される。
クチュエータのアドレスが記憶され、位置追従制御テー
ブル１０には位置追従制御中のアクチュエータのアドレ
スが記憶されている。また、特殊コマンドテーブル１１
には、速度制御テーブル９に位置するが位置追従制御中
であるアクチュエータのアドレスと、速度制御２位置追
従制御以外の制御モードにあるアクチュエータのアドレ
スと、その制御コマンドが記憶されている。ここで、速
度制御テーブル９は１／４サンプリング周期でシーケン
シャルにアクチュエータのアドレスコード１２を送出す
るが、位置追従制御処理専用のＰ領域では位置追従制御
テーブル１０が参照され、ここからアクチュエータのア
ドレスコード１２が送出される。
位置追従制御から速度制御への切り換えは、特殊コマン
ドテーブル１１を参照しながら、速度制御テーブル９内
で位置追従制御を行なっているア（７） クテユエータのアドレスと、位置追従制御テーブル１０
内にあり速度制御させようとするアクチュエータのアド
レスとを入れ換えることにより実行できる。また、速度
制御２位置追従制御以外の制御モードを実行する場合は
、特殊コマンドテーブル１１に制御コマンドを書き込め
ば良く、位置追従制御テーブル１ｏで該当するアクチュ
エータのアドレスが選択されると、特殊コマンドテーブ
ルからその制御コマンドが送り出される。
ドテーブル１１を参照しながら、速度制御テーブル９内
で位置追従制御を行なっているア（７） クテユエータのアドレスと、位置追従制御テーブル１０
内にあり速度制御させようとするアクチュエータのアド
レスとを入れ換えることにより実行できる。また、速度
制御２位置追従制御以外の制御モードを実行する場合は
、特殊コマンドテーブル１１に制御コマンドを書き込め
ば良く、位置追従制御テーブル１ｏで該当するアクチュ
エータのアドレスが選択されると、特殊コマンドテーブ
ルからその制御コマンドが送り出される。
ディジタル信号処理回路１４は、そのようにして送り出
された位置決め制御コマンド１３に従って制御モードに
応じた個別の信号処理プログラムの選択、実行を行ない
、サンプリング回路１５とデータ分配回路１６によって
選択されたアクチュエータの制御を行なう。
された位置決め制御コマンド１３に従って制御モードに
応じた個別の信号処理プログラムの選択、実行を行ない
、サンプリング回路１５とデータ分配回路１６によって
選択されたアクチュエータの制御を行なう。
第４図は本発明の別の実施例装置における八−ドクエア
構成の一例を示すブロック図であり、第６図と同一符号
は同一部分を示し、１７はマイクロプロセッサ、１８は
チェック（ＣＨＥＣＫ ）回路、１９は時分割制御回路
、２ｏはマルチプレクサ、２１は（８） ＤＡ変換器である。
構成の一例を示すブロック図であり、第６図と同一符号
は同一部分を示し、１７はマイクロプロセッサ、１８は
チェック（ＣＨＥＣＫ ）回路、１９は時分割制御回路
、２ｏはマルチプレクサ、２１は（８） ＤＡ変換器である。
第４図において、マイクロプロセラｆ−１７は、図示し
ない上位制御回路から来るアクセス命令と、アクチュエ
ータの制御状態を逐次把握しているチェック回路１８の
データとをもとにして時分割制御回路１９の管理を行な
うものであり、時分割制御回路１９は、第３図の速度制
御テーブル、位置追従制御テーブル、特殊コマンドテー
ブル１１から成り、マイクロプロセラｆ１７の管理の下
でテーブルの書き換えを行ない、その結果をマルチプレ
クサ２０．ディジタル信号処理回路１４．ＤＡ変換器２
１に出力する。
ない上位制御回路から来るアクセス命令と、アクチュエ
ータの制御状態を逐次把握しているチェック回路１８の
データとをもとにして時分割制御回路１９の管理を行な
うものであり、時分割制御回路１９は、第３図の速度制
御テーブル、位置追従制御テーブル、特殊コマンドテー
ブル１１から成り、マイクロプロセラｆ１７の管理の下
でテーブルの書き換えを行ない、その結果をマルチプレ
クサ２０．ディジタル信号処理回路１４．ＤＡ変換器２
１に出力する。
第５図、第６図及び第７図は、本発明を磁気ディスク装
置の位置決め制御回路に適用した場合における前記マイ
クロプロセッサ１７の制御プログラムの一例を示すフロ
ーチャートであり、第５図は時分割制御回路のテーブル
書き換え機能等を実現するメインルーチンを、第６図は
アクチュエータの制御状態を細かに切り換えていく割り
込みルーチンを、第７図はエラー復帰処理を行なう最優
先割り込みルーチンをそれぞれ示す。
置の位置決め制御回路に適用した場合における前記マイ
クロプロセッサ１７の制御プログラムの一例を示すフロ
ーチャートであり、第５図は時分割制御回路のテーブル
書き換え機能等を実現するメインルーチンを、第６図は
アクチュエータの制御状態を細かに切り換えていく割り
込みルーチンを、第７図はエラー復帰処理を行なう最優
先割り込みルーチンをそれぞれ示す。
磁気ディスク装置の起動時には、メインルーテンにより
速度制御テーブル、位置追従制御テーブル、４！殊コマ
ンドテーブルが作成され、速度制御テーブルと位置追従
制御テーブルにすべてのアクチュエータアドレスが暫定
的に割り振りされる。
速度制御テーブル、位置追従制御テーブル、４！殊コマ
ンドテーブルが作成され、速度制御テーブルと位置追従
制御テーブルにすべてのアクチュエータアドレスが暫定
的に割り振りされる。
この後スピンドルモータが始動されて規定回転数に達す
ると、０トラツクへの位置決め動作（ＲＥＺＥＲＯ動作
という）の開始を命令するＲＥＺＥＲＯコマンドが特殊
コマンドテーブルの１領域に送出され、これに従って該
当するアクチュエータがＲＥＺＥＲＯ動作に入る。
ると、０トラツクへの位置決め動作（ＲＥＺＥＲＯ動作
という）の開始を命令するＲＥＺＥＲＯコマンドが特殊
コマンドテーブルの１領域に送出され、これに従って該
当するアクチュエータがＲＥＺＥＲＯ動作に入る。
ところで、ＲＥＺＥＲＯ動作が完了するまでには多くの
サブコマンド（ＲＥＩＩＥＲＯ動作を成すためのフォワ
ード、リバース方向の高速、中速、低速の定速度制御コ
マンド）と最終の位置追従制御コマンドを適切なタイミ
ングで送り出す必要がある。これらの処理は、アクチュ
エータの制御状態を監視しているチェック回路１８と、
チェック回路１８が起動する第６図の割り込みルーチン
によって実行され、一連のサブコマンドに続いて位置追
従制御コマンドが特殊コマンドテーブルに送られる。
サブコマンド（ＲＥＩＩＥＲＯ動作を成すためのフォワ
ード、リバース方向の高速、中速、低速の定速度制御コ
マンド）と最終の位置追従制御コマンドを適切なタイミ
ングで送り出す必要がある。これらの処理は、アクチュ
エータの制御状態を監視しているチェック回路１８と、
チェック回路１８が起動する第６図の割り込みルーチン
によって実行され、一連のサブコマンドに続いて位置追
従制御コマンドが特殊コマンドテーブルに送られる。
さて、一つのアクチュエータのＲＥＩＩＥＥＯ動作が完
了すると再びメインルーテ／からＲＥｌｆＥＲＯコマン
ドが送出され、あらかじめ定められた次のアクテユエー
タカＲＥＺＥＲＯ動作に入る。このようにしてすべての
アクチュエータがＲＥＺＨｊＲＯ動作を完了スルト、ス
テラ７’ イスチー ） （ＳＴＥＡＤＹ ５ＴＡＴＥ
）状態になり、アクセス要求の受は付けが許される。
了すると再びメインルーテ／からＲＥｌｆＥＲＯコマン
ドが送出され、あらかじめ定められた次のアクテユエー
タカＲＥＺＥＲＯ動作に入る。このようにしてすべての
アクチュエータがＲＥＺＨｊＲＯ動作を完了スルト、ス
テラ７’ イスチー ） （ＳＴＥＡＤＹ ５ＴＡＴＥ
）状態になり、アクセス要求の受は付けが許される。
ここでアクセス要求が発生すると、前処理として目標ト
ラックまでの残差トラック数が計算され、この結果が予
めディジタル信号処理回路１４に転送される。次に速度
制御テーブルの空き、即ち速度制御領域で位置追従制御
状態にあるアクチュエータの存在がチェックされ、空き
が生じた時点で空き状態にあるアクチュエータアドレス
が位置追従制御テーブルに移される。続いてアクセスし
ようとするアクチュエータアドレスが速度制御テーブル
に移され、これと同時に速度制御コマンドが特殊コマン
ドテーブルに送られる。このような処理）二よりアクセ
ス動作が開始される。
ラックまでの残差トラック数が計算され、この結果が予
めディジタル信号処理回路１４に転送される。次に速度
制御テーブルの空き、即ち速度制御領域で位置追従制御
状態にあるアクチュエータの存在がチェックされ、空き
が生じた時点で空き状態にあるアクチュエータアドレス
が位置追従制御テーブルに移される。続いてアクセスし
ようとするアクチュエータアドレスが速度制御テーブル
に移され、これと同時に速度制御コマンドが特殊コマン
ドテーブルに送られる。このような処理）二よりアクセ
ス動作が開始される。
一方、アクセス動作の終了時点では、チェック回路１８
が起動した第６図の割り込みルーチンによって位置追従
制御コマンドが特殊コマンドテーブルに送られるが、速
度制御テーブル、位置追従制御テーブルに変化はない。
が起動した第６図の割り込みルーチンによって位置追従
制御コマンドが特殊コマンドテーブルに送られるが、速
度制御テーブル、位置追従制御テーブルに変化はない。
このような構成を採用することにより時分割制御回路は
従来とほとんど同一に構成でき、且つすべてのアクチュ
エータの制御状態をマイクロプロセッサで一括して管理
することができる。従って、接続できるアクチュエータ
数が大幅に増加しても回路が複雑化することはない。
従来とほとんど同一に構成でき、且つすべてのアクチュ
エータの制御状態をマイクロプロセッサで一括して管理
することができる。従って、接続できるアクチュエータ
数が大幅に増加しても回路が複雑化することはない。
発明の詳細
な説明したように、本発明に依れば、従来装置に比較し
てより多くのアクチュエータをディジタル信号処理回路
に接続して制御することが可能となる。特）：、原理説
明で用いた（１）式からも明らかなように、単位時間に
速度制御に費される演算時間の割合ρ、が小さくなるほ
ど接続可能なアクチュエータ数は増加する。従って、通
常単位時間に占める速度制御の割合が１割程度である磁
気ディスク記憶装置のマルチポジショナの位置決め制御
回路に適用した場合は、その効果は極めて大きい。また
、本発明はディジタル信号処理回路の利用効率が高いの
で、同じ台数のアクチュエータを制御する場合、演算速
度の低いディジタル信号処理回路で済むことになる。こ
のためディジタル信号処理回路を用いた位置決め制御回
路の経済化という点でも大きなメリットがある。
てより多くのアクチュエータをディジタル信号処理回路
に接続して制御することが可能となる。特）：、原理説
明で用いた（１）式からも明らかなように、単位時間に
速度制御に費される演算時間の割合ρ、が小さくなるほ
ど接続可能なアクチュエータ数は増加する。従って、通
常単位時間に占める速度制御の割合が１割程度である磁
気ディスク記憶装置のマルチポジショナの位置決め制御
回路に適用した場合は、その効果は極めて大きい。また
、本発明はディジタル信号処理回路の利用効率が高いの
で、同じ台数のアクチュエータを制御する場合、演算速
度の低いディジタル信号処理回路で済むことになる。こ
のためディジタル信号処理回路を用いた位置決め制御回
路の経済化という点でも大きなメリットがある。
第１図は従来装置の説明図、第２図（Ａ） 、 （Ｂ）
は本発明の原理説明図、第３図は本発明の一実施例装置
の概略構成図、第４図は本発明の別の実施例装置におけ
る八−ドウエア構成の一例を示すブロック図、第５図〜
第７図は本発明を磁気ディスク装置の位置決め制御回路
に適用した場合におけるマイクロフロセッサ１７の制御
プログラムの一例を示すフローチャートである。 Ｔ＃は１サンプリング周期、Ｔｔは１時分割時間、ＮＯ
１〜ＮＯ６はアクチュエータのアドレス、１は速（１３
） 度制御処理用の演算時間領域、２は位置追従制御処理用
の演算時間領域、３は空き演算時間領域、Ｔｖは速度制
御時間領域、ＴＰは位置追従制御時間領域、９は速度制
御テーブル、１０は位置追従制御テーブル、１１は特殊
コマンドテーブル、１２はアクチュエータのアドレスコ
ード、１３は位置決め制御コマンド、１４はディジタル
信号処理回路、１５はサンプリング回路、１６はデータ
分配回路、Ｐ、〜Ｐ、は位置情報、Ｄ、−Ｄ８はアクチ
ュエータ駆動信号、１７はマイクロプロセッサ、１８は
チェック回路、１９は時分割制御回路、２０はマルチプ
レクサ、２１はＤＡ変換器である。 特許出願人 日本電信電話公社 代理人 弁理士 玉蟲久五部（外３名）（１４）
は本発明の原理説明図、第３図は本発明の一実施例装置
の概略構成図、第４図は本発明の別の実施例装置におけ
る八−ドウエア構成の一例を示すブロック図、第５図〜
第７図は本発明を磁気ディスク装置の位置決め制御回路
に適用した場合におけるマイクロフロセッサ１７の制御
プログラムの一例を示すフローチャートである。 Ｔ＃は１サンプリング周期、Ｔｔは１時分割時間、ＮＯ
１〜ＮＯ６はアクチュエータのアドレス、１は速（１３
） 度制御処理用の演算時間領域、２は位置追従制御処理用
の演算時間領域、３は空き演算時間領域、Ｔｖは速度制
御時間領域、ＴＰは位置追従制御時間領域、９は速度制
御テーブル、１０は位置追従制御テーブル、１１は特殊
コマンドテーブル、１２はアクチュエータのアドレスコ
ード、１３は位置決め制御コマンド、１４はディジタル
信号処理回路、１５はサンプリング回路、１６はデータ
分配回路、Ｐ、〜Ｐ、は位置情報、Ｄ、−Ｄ８はアクチ
ュエータ駆動信号、１７はマイクロプロセッサ、１８は
チェック回路、１９は時分割制御回路、２０はマルチプ
レクサ、２１はＤＡ変換器である。 特許出願人 日本電信電話公社 代理人 弁理士 玉蟲久五部（外３名）（１４）
Claims (1)
- 速度制御モードおよび位置追従制御モードの動作を要す
る複数のアクチュエータをディジタル信号処理回路）二
より時分割に位置決めする制御装置において、前記ディ
ジタル信号処理回路の１サンプリング周期内が速度制御
処理と位置追従制御処理のどちらも実行できる時間領域
及び位置追従制御処理専用の時間領域に分割され、アク
チュエータの制御モードに対応して前記２つの時間領域
へのアクチュエータの割り当てが行なわれる構成とした
ことを特徴とする時分割位置決め制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20337982A JPS5994112A (ja) | 1982-11-19 | 1982-11-19 | 時分割位置決め制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20337982A JPS5994112A (ja) | 1982-11-19 | 1982-11-19 | 時分割位置決め制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5994112A true JPS5994112A (ja) | 1984-05-30 |
| JPH0155485B2 JPH0155485B2 (ja) | 1989-11-24 |
Family
ID=16473055
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20337982A Granted JPS5994112A (ja) | 1982-11-19 | 1982-11-19 | 時分割位置決め制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5994112A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60207480A (ja) * | 1984-03-31 | 1985-10-19 | Canon Inc | モ−タ駆動制御装置 |
| JPS61141009A (ja) * | 1984-12-13 | 1986-06-28 | シーメンス、アクチエンゲゼルシヤフト | 工作機械の同時制御装置 |
| JPS61210888A (ja) * | 1985-03-15 | 1986-09-19 | Hitachi Ltd | 複数台電動機の制御方法 |
| JPH0394301A (ja) * | 1989-09-07 | 1991-04-19 | Omron Corp | ファジィコントローラ |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5290914A (en) * | 1976-01-26 | 1977-07-30 | Nippon Telegr & Teleph Corp <Ntt> | Position controlling method for discs |
| JPS54101071A (en) * | 1978-01-26 | 1979-08-09 | Heian Iron Works | Positioning control device for machine tools |
| JPS54111073A (en) * | 1978-02-17 | 1979-08-31 | Nec Corp | Positioning controller |
| JPS56105507A (en) * | 1980-01-25 | 1981-08-22 | Hitachi Ltd | Control method of engine |
| JPS57166612A (en) * | 1981-04-07 | 1982-10-14 | Tamagawa Seiki Kk | Signal processing circuit |
-
1982
- 1982-11-19 JP JP20337982A patent/JPS5994112A/ja active Granted
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5290914A (en) * | 1976-01-26 | 1977-07-30 | Nippon Telegr & Teleph Corp <Ntt> | Position controlling method for discs |
| JPS54101071A (en) * | 1978-01-26 | 1979-08-09 | Heian Iron Works | Positioning control device for machine tools |
| JPS54111073A (en) * | 1978-02-17 | 1979-08-31 | Nec Corp | Positioning controller |
| JPS56105507A (en) * | 1980-01-25 | 1981-08-22 | Hitachi Ltd | Control method of engine |
| JPS57166612A (en) * | 1981-04-07 | 1982-10-14 | Tamagawa Seiki Kk | Signal processing circuit |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60207480A (ja) * | 1984-03-31 | 1985-10-19 | Canon Inc | モ−タ駆動制御装置 |
| JPS61141009A (ja) * | 1984-12-13 | 1986-06-28 | シーメンス、アクチエンゲゼルシヤフト | 工作機械の同時制御装置 |
| JPS61210888A (ja) * | 1985-03-15 | 1986-09-19 | Hitachi Ltd | 複数台電動機の制御方法 |
| JPH0394301A (ja) * | 1989-09-07 | 1991-04-19 | Omron Corp | ファジィコントローラ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0155485B2 (ja) | 1989-11-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5994112A (ja) | 時分割位置決め制御装置 | |
| JPH0668022A (ja) | ダイレクトメモリアクセス装置 | |
| JPS61249132A (ja) | 磁気デイスク制御装置によるデ−タ二重書き方式 | |
| JPS58181134A (ja) | デ−タ転送回路 | |
| JPH02293954A (ja) | 記憶装置の使用権制御方法 | |
| JPH04321105A (ja) | 位置決め制御方法 | |
| JPH01263974A (ja) | 磁気デイスク装置 | |
| JPH02226548A (ja) | 磁気ディスク装置 | |
| JPH04184525A (ja) | 磁気ディスク装置 | |
| JPH0689144A (ja) | 磁気ディスク処理装置 | |
| JPS6127787B2 (ja) | ||
| JPH01197832A (ja) | 磁気ディスクアクセス方法 | |
| JPS61253567A (ja) | デ−タ入出力方式 | |
| JPH07210332A (ja) | ディスクアレイ装置 | |
| JPS59157758A (ja) | 磁気記憶装置の共通制御方式 | |
| JPH04205413A (ja) | ディスクアレイ制御装置 | |
| JPS62205581A (ja) | デイスク制御方式 | |
| JP2001306488A (ja) | データ転送装置 | |
| JPH04361347A (ja) | データベース処理方法 | |
| JPH05250185A (ja) | 黒板モデルの通信方法 | |
| JPH03172921A (ja) | 電子ディスクシステム | |
| JPH03265057A (ja) | データ転送制御方式 | |
| JPH0423150A (ja) | 半導体ディスク装置におけるメモリ制御装置およびそのメモリ制御方法 | |
| JPS60254353A (ja) | サブチヤネル制御方式 | |
| JPH0370812B2 (ja) |